avs视频解码运动矢量预测模块的硬件设计 hardware design for motion estimation of avs.pdfVIP

第6卷第5期 信 息 与 电子 工 程 V01．6．No．5 2008年lO月 INFORMATIONANDELECTRONICENGINEERINGOct．，2008 文章编号：1672．2892(2008)05．0338．04 AVS视频解码运动矢量预测模块的硬件设计 王凌涛，陈泳恩 (同济大学中德学院通信软件及专用集成电路设计中心，上海200092) 摘 要：提出了一种适用于数字音视频编解码标准(AVS)的视频解码帧间运动矢量预测的解码 方法，根据AVS宏块模式的特点，以统一的基本运算单元处理所有的解码模式，模块化流水计算， 降低了硬件实现的复杂度。采用ASIC结构并使用Verilog语言进行设计、模拟，并成功通过了现场 可编程门阵列验证。模块的每个功能块均为专用的VLSI结构，通过系统控制器控制各部分的运行，能 MHz的时钟频率下 有效地提高时钟频率，减小芯片的面积。使用0．18“mCMOS工艺库综合，在50 工作时电路规模仅需1．6万门左右。 关键词：数字音视频编解码标准；帧问预测；运动矢量解码；现场可编程门阵列 中图分类号：TN710 文献标识码：A HardwareforMotionEstimationofAVS Design WANG Ling-tao，CHENYong-en of CenterofCommunicationSoftwareandASIC，CDHK (Design TonalUniversity。Shanghai200092，China) Abstract：AudioVideo thesecond audioandvideo codingStandard(AVS)isgeneration coding standardofChina．A methodformotionestimationofAVSis tothe decoding presented．Aeeording block．thisarchitecturedeals耐thall modes试tllanuniformbasic characteristicofAVS decoding unit．The isreduced曲itin and operation implementationdifficulty operatespipelining．Thisdesign simulationisbasedon HDL．Thewhole hasbeenverifiedinField Gate Verilog design Proglammmable is with CMOScell moduleis in 0．25斗m library．The Array(FPGA)．Itsynthesized synthesizedoperated 16000 at50MHz． gates