电子技术8组合逻辑电路.pptVIP

5 数据选择器和数据分配器 5.1 数据选择器 5.2 数据分配器 数据分配器的功能表 逻辑表达式 逻辑图 输入10个互斥的数码输出4位二进制代码 真值表 3.2 二－十进制编码器 逻辑表达式 逻辑图 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。 真值表 3.3 优先编码器 逻辑表达式 逻辑图 8线-3线优先编码器 如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。 4.1 二进制译码器 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。 4 译码器 3位二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号 逻辑表达式 逻辑图 电路特点：与门组成的阵列 集成二进制译码器74LS138 输入：自然二进制码 输出：低电平有效 74LS138的真值表 例 用3/8线译码器74LS138和两个与非门实现全加器。 解 全加器的函数表达式为： 将输入变量Ai、Bi、分别对应地接到译码器的输入端A2、A1、A0，由上述逻辑表达式及74LS138的真值表可得： 因此得出： 接线图： 　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。 　　把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。 4.2 二-十进制译码器 真值表 逻辑表达式 逻辑图 数码显示器 　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 4.3 显示译码器 b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时 共阴极 显示译码器真值表 真值表仅适用于共阴极LED 在数字电路中，当需要进行远距离多路数字 传输时，为了减少传输线的数目，发送端常通过 一条公共传输线，用多路选择器分时发送数据到 接收端，接收端利用多路分配器分时将数据分配 给各路接收端，其原理如图所示。 使能端 多路选择器 多路分配器 发送端 接收端 I Y D0 D1 D2 D3 S A1 A0 传输线 A0 A1 D0 D1 D2 D3 S 数据选 择控制 数据分 配控制 从多路数据中选择其中所需要的一路数据输出。 例：四选一数据选择器 输入数据 输出数据 使能端 D0 D1 D2 D3 W S A1 A0 控制信号 数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 4选1数据选择器 逻辑图 CT74LS153功能表 使能 选 通 输出 S A0 A1 Y 1 0 0 0 0 0 0 1 1 0 0 1 1 0 D3 D2 D1 D0 ? ? 1S A1 1D3 1D2 1D1 1D0 1W 地 CT74LS153 (双4选1) 2D3 2D2 2D1 2D0 2W A0 2S UCC 15 14 13 12 11 10 9 16 1 3 2 4 5 6 7 8 多路选择器广泛应用于多路模拟量的采集及 A/D 转换器中。 集成8选1数据选择器74LS151 * 组合逻辑电路 学习要点 掌握组合逻辑电路的分析方法与设计方法 掌握利用二进制译码器和数据选择器进行逻辑设计的方法 理解加法器、编码器、译码器等中规模集成电路的工作原理和逻辑功能 了解加法器、编码器、译码器等中规模集成电路的使用方法 组合逻辑电路 1 组合逻辑电路的分析与设计 2 加法器与数值比较器 3 编码器 4 译码器 5 数据选择器与数据分配器 组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）。 1 组合逻辑电路的分析与设计 1.1 组合逻辑电路的分析 逻辑图 逻辑表达式 1 1 最简与或表达式 化简 2 2 从输入到输出逐级写出 最简与或表达式 3 真值表 3 4 电路的逻辑功能 当输入A、B、C中有2个或3个为1时，输出F为1，否则输出F为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 4 逻辑图 逻辑表达式 例： 最简与或表达式 真值表