第3章_组合逻辑集成电路.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第3章_组合逻辑集成电路

图3.12 半导体数码管BS201A LED七段显示器有共阴接法及共阳接法两类,其外形图及内部等效电路图3.12所示。七段字划a、b、c、d、e、f、g是用条形的发光二极管做成的,共阴接法的数码管是将其阴极连在一起接低电平,阳极接显示译码器的输出。共阳接法的数码是将LED管的阳极接在一起接电平,阴极接显示译码器的输出端。 半导体数码管具有工作电压低、体积小、寿命长,响应速度快,亮度较高等优点,缺点是工作电流较大。常用的共阴LED显示器有BS201、BS202、BS207;常用的共阳接法LED显示器有BS204、BS206等。 (2)液晶显示器(简称LCD) 液晶是一种既具有液体的流动性又具有光学特性的有机化合物。它的透明度和呈现的颜色受外加电场控制,利用这一点便可做成字符显示器。 LCD的发光原理是:在没有外加电场时,液晶分子按一定方向整齐排列,如图3.15(a)所示,这时入射光线大部分被反射回来,液晶为透明状。在外加电场时,液晶因电离而产生正离子,正离子在电场作用下运动并撞击其他液晶分子,破坏了液晶分子的整齐排列,入射光线大部分被散射,只有少数反射回来,使液晶呈现混浊状态,显示器呈灰色,这种现象称为动态散射效应。等外加电场消失后,液晶分子又恢复到整齐排列状态。 图3.13 液晶显示器的结构及符号 为了使液晶分子撞击的过程不断进行,通常可在液晶显示器的两个电极间加上几十至几百赫兹的交变电压(一般是从计数器的分频电路获得的对称方波),而对交变电压的控制可用异或门来实现,如图3.14所示。当A=0时,VL=0,显示器不工作;当A=1时,VL为幅度等于VI两倍的方波,显示器工作,呈现暗灰色。 液晶显示器的最大优点是功耗极低,工作电压也低,每平方厘米的功耗在1μW以下,在1V以下仍能工作,因此在小型计算机及便携式仪表中得到广泛的应用。它的缺点是亮度较差(本身不会发光)、响应速度较慢。 图3.14 用异或门驱动液晶显示器 2. 七段显示译码器 图3.15 七段显示译码器CT7448 表3.6 CT7448七段显示器译码器的功能表 灯测试输入 :当 =0时,Ya~Yg全部为1,数码管的七段同时点亮,以检查数码管各段能否正常发光,平时 应接高电平。 灭零输入 :它接受来自高位的灭零控制信号,当 =1时,若A3A.A1A0=0000,只要 =0,虽然输出为0,但这个零显示不出来(即所谓灭零),如果高位不要求低位灭零,零即被显示出来。 灭灯输入/灭零输出 / :这是一个双功能的输入/输出端,既可作输入端,又可作输出端使用。 作为输入使用时,称为灭灯输入控制端,只要使该输入端为低电平 ,不管A3A2A1A0输入何值,数码管的各段同时熄灭。   作为输出端使用时,称灭零输出端,在该片的A3A2A1A0=0000且 =0 , =1时,该端输出为低电平。 用CT7448七段显示译码器驱动一位数码显示器的电路 * 第3章 组合逻辑集成电路 第3章 组合逻辑集成电路 3.1 二进制加法器 3.2 编码器 3.3 译码器与数码显示器 3.4 数据选择器 3.5 数值比较器 3.1 二进制加法器 3.1.1 一位二进制加法器 1. 半加器 半加器是指不考虑来自低位的进位,只将两个一位二进制数相加的电路。 根据二进制数加法运算规则,可列出半加器的真值表如表3.1所示。其中Ai,Bi为两个加数,Si是和数,Ci是向高位的进位数。 由表3.1可得和Si及向高们进位Ci的函数式为: 2. 全加器 全加器是指除将两个一位二进制数相加外,还要与低位向本位的进位数相加的电路。 3.1.2 多位二进制加法器 前面所讲的半加器及全加器均是一位数的加法器,若将多位二进制数相加,则采用多位数的加法器。 1.串行进位加法器 将低位全加器的进位输出接到高位全加器的进位输入端Ci,即可组成多位加法器。如图3.3所示为由四个全加器构成的4位二进制加法器电路。 2.超前进位加法器 为了克服串行进位加法器运算速度比较慢的缺点,设计出了一种速度更加快的加法器――超前进位加法器。 它的设计思想是设法将低位进位输入信号Ci经判断直接送到输出端,以缩短中间传输路径,提高工作速度。例

文档评论(0)

dajuhyy + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档