arm7学习知识点.docVIP

ARM采用RISC结构，RISC型处理器采用了Load/Store（加载/存储）结构，RISC型处理器增加了指令高速缓冲I-Cache和数据高速缓冲D-Cache及多处理器结构，使指令的操作尽可能在寄存器之间进行。 ARM中的‘中断’称作‘异常’ ——定时器异常 ——外部中断异常 最后决定寄存器的配置 3、GUI模块 主要控制显示模块，图形的显示，文字的显示等 SD卡和FAT文件系统 UCOS-II操作系统 特点：非常小、可裁剪、多任务 所有的‘异常’会跳到同一个地址去处理 多处理器状态模式。ARM体系结构定义了7种处理器模式：用户、快中断、中断、管理、终止、未定义和系统模式，大大提高了ARM处理器的效率 不同的模式下，权限是不同，可以提ARM的效率 ，数据存储器和程序存储器使用同一存储空间，用相同的指令访问 。在不同的区域定义为RAM和ROM，然后在这些区域进行外挂外设 通过可编程的片内PLL（可能的输入频率范围：10MHz～25MHz 可实现最大为70MHz 的CPU 时钟频率，设置时间为100us（PLL锁住时间）。 节电模式包括：空闲模式、RTC 有效的睡眠模式和掉电模式。 PLL锁相环（也称倍频器）学习 PLL由四个寄存器来控制： 名称 描述 访问属性 复位值 地址 PLLCON PLL控制寄存器 读/写 0 0xE01F C080 PLLCFG PLL配置寄存器 读/写 0 0xE01F C084 PLLSTAT PLL状态寄存器 只读 0 0xE01F C088 PLLFEED PLL操作寄存器 只写 保留，软件不要写入‘1’ 0xE01F C08C 1、PLLCON（控制寄存器） Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 — — — — — — PLLC PLLE 连接位 使能位 PLLC ((PLLCON[1])) PLLE (PLLCON[0])) 工作状态 0 0 PLL关闭状态并且没有连接系统时钟Fosc，系统时钟等于晶振的时钟 0 1 PLL处于工作状态，但是没有连接系统时钟，所以PLL输出的时钟没有给系统使用 1 0 和00组合一样 1 1 PLL有效，并且被连接，系统时钟等于PLL输出时钟（系统时钟倍频的效果） 总结：只要使能位PLLE=0，PLL都不起倍频的作用 2、PLLCFG(配置寄存器) Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 — PSEL[1] PSEL[0] MSEL[4] MSEL[3] MSEL[2] MSEL[1] MSEL[0] PSEL[1：0]：分频系数值 MSEL[4：0]：倍频系数值 PSEL(PLLCFG[6:5]) P（分频序数）的值 00 1 01 2 10 4 11 8 MSEL(PLLCFG[4:0]) M(倍频系数)的值 0000 1 0001 2 0010 、、、、、、 3 、、、、、、 1111 32 3、PLLSTAT（状态寄存器） 位 位名称 描述 复位值 4:0 MSEL[4:0] 读出PLL的倍频值，这是PLL当前使用的值 0 6:5 PSEL[1:0] 读出PLL的分频值，这是PLL当前使用的值 0 7 — 保留，软甲不要写1，保证读出的值未被定义 — 8 PLLE 读出PLL的使能位，1：表示PLL激活状态；0：表示PLL关闭。当进入掉电模式时，自动清零 0 9 PLLC 读出PLL连接位，当PLLC=PLLE=1，PLL作为时钟源连接到CPU；当有一个是0是，PLL被旁路，CPU直接使用振荡器时钟。当进入掉电模式时，该位自动清零 10 PLOCK 反应PLL的频率锁定状态；0：未锁定；1：锁定到指定的频率 0 15：11 — 保留，软甲不要写1，保证读出的值未被定义 — PLL的工作状态和正在使用的控制参数都可以在这个寄存器中获得，有时PLLSTAT可能和PLLCON、PLLCFG中的值不同，这是因为没有执行正确的PLL馈送序列，这两个寄存器中的值并未生效。 PLL状态寄存器的PLL锁定标志位PLOCK很重要，只有该位置1，才能将PLL连接到系统中。 而且PLL的锁定需要一定的时间。大多数情况，在程序中只需要一段简单的循环程序PLL就可锁定。 PLLFEED(馈送寄存器) 该寄存器是为了保证PLL正在使用的参数不被意外修改设计的。使用时，必须将正确的馈送序列写入PLLFEED寄存器才能使PLLCON和PLLCFG寄存器的更改生效。 馈送序列分两步进行： 将值0XAA写入PLLFEED中 将值0X55写入PLLFEED中 注意：这两个写操作的顺序必须正确，而且必须是