m序列笔记.docVIP

伪随机序列 研究背景 2．发展历史 3.应用及其意义 m序列 概念 由线性反馈移位寄存器产生的周期最长的序列。它是由带线性反馈的移存器产生的周期最长的一种序列,是多级移位寄存器或其他延迟元件通过线性反馈产生的最长的码序列。 产生原理 一般来说,在一个n级的二进制移位寄存器发生器中，所能产生的最大长度的码序周期为。以m=4为例,若其初始状态为,则在移位一次时,由和模2相加产生新的输入新的状态变为这样移位15次后又回到初始状态,但若初始状态为(0,0,0,0),则移位后得到地全是0状态,这说意味着在这种反馈中要避免出现全0的状态.在4级移存器共有种不同状态,除全0状态以外还有15种可用.即由任何4级反馈移存器产生的序列的周期最长为15,满足(当n为4时). 图1:m序列的产生举例：4级m序列产生器及其状态 图2中，ai (i = 0 – n) － 移存器状态。ai = 0或1。 ci －反馈状态。ci = 0表示反馈线断开，ci = 1表示反馈线连通。 如图2中示出的一个一般的纯属反馈移存器的组成,反馈线的连接状态用表示此线接通(参加反馈),表示断开,反馈线的接线状态不同,就可能以改变此移存器序列的周期. 为了产生m序列, 必须确定其特征多项式, 以此确定线性反馈移位寄存器的反馈结构, n 级线性反馈移位寄存器的特征方程定义为： 其中ci( i= 1, 2, ??, n) 根据m序列周期的不同, 取值为0 或1。此特征多项式又称本原多项式, n≤20 的本原多项式如表1 所示: 此外, 本原多项式f ( x ) 的反多项式也是本原多项式, 反多项式的定义为: 因为ci( i= 1, 2, ??, n) 只取0或1值, 故上式可写成: 其中d i( i= 1, 2, ??, n) 也取0 或1 值, 因此按这两种本原多式构成的线性反馈移位器都可 以产生m 序列。例如要产生周期为7( = 23- 1) 的m 序列, 就可用3 级线性反馈移位寄存器 来实现, 由表1 可知, 当n= 3 时的本原多项式为: 由上式可确定3 级线性反馈移位寄存器的反馈结构, 如图3 所示, 自启动的3 级线性反馈 移位寄存器逻辑图, 第1 个和第3 个寄存器输出参加反馈。 的Q3 端输出信号, 即为m 序列。假设初始状态为: Q 1Q2Q3= b2b1b0, 则有: V 0 = b0 由图3 可知, 反馈方程为: ，令D1= b3 , 当第一个移位脉冲作用后, 移位寄存器状态为:Q1Q2Q3= b3b2b1 , 此时有: V0 = b1 同理, 第二个移位脉冲作用后, 移位寄存器状态为: Q1Q 2Q3= b4b3b2 , 这样, 随着时钟脉冲的不断输入, 在B 3 输出端Q3 输出序列为b0b1b2??, 这个序列满足递归关系: bk = bk- 1 bk- 3 假设初始状态为: Q1Q2Q 3= 111 时, 随着时钟脉冲不断输入, 移位寄存器的状态如表2 所示。 输入序列: V0 = 11101001110100?? 　若初始状态不同, 所得到序列只是初相位不同, 是( 9) 式序列左( 或右) 移若干位所得到 的移位序列, 假如若初始状态为Q1Q 2Q3= 001, 则有: V0 = 10011101001110?? 它是( 9) 式序列向左移4 位, 并去掉前4 位所得到的m 序列, 状态如图4 所示。 软件设计流程图 性质 均衡性： 在m序列一个周期N=2n-1内“1”和“0”的码元数大致相等,“0”出现2n-1-1 次，“1”出现2n-1次 (“1”比“0”只多一个) 。 8个游程，其中长度为4的游程有1个，即“1111”；长度为3的游程有1个，即“000”；长度为2的游程有两个，即“11”和“00”；长度为1的游程有4个，即两个“1”和两个“0”。一般说来，一个周期P=2n-1内,共有2n-1个游程,其中长度为1(单“1”,或单“0”,)的游程占总游程的1/2,长度为2(“11”或“00”)的游程占总游程的1/4,长度为3(“111”或“000”)的游程占总游程的1/8,长度为的游程占总游程的1/2k，只有一个包含(n一l)个“0”的游程,也只有一个包含n个“1”的游程。与其经任意次迟延移位产生的另一个不同序列模2相加,得到的仍是的某次迟延移位序列,即满足. 现以一个m=7的m序列为例子,设的一个周期为1110010,另一个序列是向右移位一次的结果,即的一介相应周期为0111001,这两个序列的模