第二章可编程逻辑器件结构.ppt

十一、CPLD/FPGA的编程与配置 1、定义 把设计代码送入芯片的过程（或操作）称为对CPLD的编程，对FPGA的配置。 经过编程的CPLD（经过配置的FPGA）芯片，就成为具有用户需要功能的专用电子系统。 2、器件编程配置的分类 按计算机接口划分 串口下载 （MasterBlaster ） 并口下载 （ByteBlaster 、 ByteBlaster MV、ByteBlasterⅡ ） USB接口下载（USB Blaster） 十一、CPLD/FPGA的编程与配置（1） 按器件在编程配置过程中的状态划分： 主动配置：由器件引导配置操作过程，控制外部存储器和初始化过程。 FPGA主动从外围专用的存储芯片中获得配置数据。 被动配置：由外部计算机或者控制器控制配置过程。 如在实验系统中，每次加电时，由计算机进行下载。 十一、CPLD/FPGA的编程与配置（2） 3、CPLD编程 两种编程方案：ISP（在系统可编程）接口、JTAG接口 JTAG接口优点：既作为BST接口，也作为编程接口，省去专用编程接口，有利于接口的统一。 十一、CPLD/FPGA的编程与配置（3） 4、FPGA配置 几种配置模式： AS（Active Serial）模式：针对EPCS系列配置器件 主动配置模式：针对EPC器件进行配置 PS（Passive Serial）模式 PSA(Passive Serial Asynchronous)模式 PPS(Passive Parallel Synchronous)模式 PPA(Passive Parallel Asynchonous)模式 JTAG模式：既可用于配置器件也可用于配置FPGA 十一、CPLD/FPGA的编程与配置（4） I/O，作为单个配置器件或配置器件级联时的第一个器件时，为时钟输出 串行数据输出 输出使能和复位，高电平有效 片选输入、低电平有效 十一、CPLD/FPGA的编程与配置（5） 时钟输出 时钟输入 级联选择输出，当计数器达到最大值时，输出低 十一、CPLD/FPGA的编程与配置（6） 其他配置方式： 使用单片机配置 多任务电路结构重配置，在单片机的ROM内按不同地址放置多个针对不同功能要求设计好的FPGA配置文件。 缺点：速度慢 容量小 体积大 使用CPLD配置 十二、主要PLD产品 1、概述 50.3% 33.1% 6.4% 全球PLD/FPGA产品60%以上由Xilinx和Altera提供，共同决定了PLD技术的发展方向 欧洲，Xilinx占有率更高 亚太，Altera占有率较高 美国，平分秋色 10.2% 十二、主要PLD产品(续1) 2、Lattice公司的器件 MachXO、XO2：采用LUT结构、数据非易失 XO2：低成本、低功耗和高系统集成的组合 SuperFAST 性能，3.3V、2.5V 和 1.8V 三种供电电压 超低功耗 外加片上闪存、独特的TransFR现场升级技术 针对 以太网 、PCI Express 等高吞吐量标准的最佳解决方案 集成了专用的高性能DSP 块 十二、主要PLD产品（续2） 3、Xilinx公司的器件 F P GA 十二、主要PLD产品（续2） C P L D 十二、主要PLD产品（续3） 4、Altera公司器件 成本最低，功耗 最低的CPLD 成本最低，功耗 最低的FPGA 成本和功耗优化 的FPGA 带宽最高的FPGA 风险最低、总成本 最低的ASIC 十二、主要PLD产品（续4） 对比三种产品 相对性能 相对密度 相对功耗 相对成本 StratixⅣ FPGA 性能最好、逻辑密度和存储密度最高 Arria Ⅱ FPGA 需要高性能计算的低成本应用数字信号处理等 CycloneⅢ FPGA 成本最低、功耗最低的大批量应用 十二、主要PLD产品（续5） Cyclone系列一些参数对比 FPGAs 逻辑单元 ALM 工艺节点 Cyclone Ⅴ 300，000 113，208 28nm CycloneⅣ 198，464 - 60nm Cyclone Ⅲ 149，760 - 60nm Cyclone Ⅱ 68，416 - 90nm Cyclone Ⅰ 20，060 - 130nm 七、GAL结构原理(续4) 简单模式 反馈输入结构 输出反馈结构 简单模式输出结构 简单PLD到CPLD/FPGA 阵列规模小。 寄存器资源不足，且限制较多（如时钟、输出使能控制），时序电路扩展较难。 I/O不灵活，三态控制控制。 编程不便（需要专用编程工具）。 八、CPLD的结构原理 1、CPLD基本结构 逻辑阵列块LAB（Logic Array Block）