第五章 时序逻辑电路精简版II2012删了.ppt

例：用74161，4位二进制同步计数器实现十进制计数器。 解： 由于74161是M16计数器共有16个状态，要实现M10计数，必须跳越（16－10）6个状态。 共有三种跳跃方法： 前十个状态 0000→1001 有C0 中间十个状态 0011→1100 无C0 后十个状态 0110→1111 有C0 ☆ 反馈置数法是利用/LD=0进行同步置数。74161、74160只有在CP↑到来时才能置数，CP↑没有到来，不能置数。 ②反馈置数法 CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 ☆ 前十个状态： 计数范围0~9，预置数为0，用9来反馈。 由于74161属于同步置数，有CP↑到来才能置数，反馈译码信号1001状态要计算作主循环内。 ☆ 后十个状态: 计数范围6~15，预置数为6，用15来反馈 用什么产生置数译码信号？ 由于计数器计满值时：CO=1所以 ☆ 中间十个状态: 计数范围3~12，预置数为3，用12来反馈 CP 1 D3 D2 D1 D0 Q3 Q2 Q1 Q0 CP 74161 CO CTT CTP CP 1 CTP CTT D3 D2 D1 D0 Q3 Q2 Q1 Q0 CP 74161 CO 0110 CP 1 CTP CTT D3 D2 D1 D0 Q3 Q2 Q1 Q0 CP 74161 CO 0011 ★ 置0000法： 例如，设计M10计数器，预置数为0000，置数译码信号为10－1＝9，即:Q3Q2Q1Q0=1001, 例如，设计M12计数器，预置数为0000，置数译码信号为12－1＝11，即:Q3Q2Q1Q0=1011, ★ 置0000~1111之间任意数法： 从所置入数对应状态开始顺序数到M个状态，利用此状态产生置数译码信号/LD。 用四位二进制计数器74LS161及必要的门电路设计起始状态为0011的十进制加法计数器。 5.5 常用时序逻辑电路及其应用§5.5.1 计数器 （2）MN的情况 ①若M=N1×N2 (a)并行进位法：将N1（进制计数器）与N2采用并行进位方式连接，即N1、N2共用一个CP，工作在同步方式。低位C作高位计数器的使能端， (b)串行进位法：将N1与N2采用串行进位方式连接，即低位C（或/C）作高位计数器的CP，N1、N2内部是同步工作的，但N1、N2之间是异步工作的。 ②若M≠N1×N2时 (a)整体置0法 ：将两片或多片N进制计数器按最简单的方式接成一大于M进制的计数器，在计数器计到M时译出异步置0信号/RD，将所有计数器同时置0。 (b)整体置数法：将两片或多片N进制计数器按最简单的方式接成一大于M进制的计数器，在选定某一状态下译出置数信号/LD，将所有计数器同时置入适当的数据，跳过多余状态，获得M进制计数器。 例 试用两片74LS160构成百进制计数器。 b、连接方式与特点 1）同步CP方式，并行进位法 2）用低位的进位信号控制高位的功能转换端， 高位仅在 EP=ET=C1=1 的时间内计数。 c、进制 M M = 10×10 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。 高位、低位各自能输出10个稳定状态： a、连接线路 Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD LD D3 D2 D1 D0 Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD LD D3 D2 D1 D0 CP 1 Y （1） （2） 例 试用两片74LS160构成百进制计数器。 b、连接方式与特点 1）异步CP方式。低位的进位信号是高位的时钟。 2）两片的EP、ET恒为1，都处于计数状态。 c、进制 M M = 10×10 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。 高位、低位各自能输出10个稳定状态： a、连接线路 为何用非门？ Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD LD D3 D2 D1 D0 CP 1 Y （1） （2） Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD LD D3 D2 D1 D0 1 例2 两片之间用非门连接的原理 74LS160是CP↑作用的计数器，若片间连接不用非门，则： CP … 9 10 Q0 Q