vhdl通用十进制加法器.docVIP

湖南人文科技学院 课程设计报告 课程名称：VHDL语言与EDA课程设计 设计题目： 通用十进制加法器 系 别： 通信与控制工程系 专 业： 电子信息工程 班 级： 学生姓名: 学 号: 起止日期: 指导教师: 教研室主任： 指导教师评语： 指导教师签名： 年 月 日 成绩评定 项 目 权重 成绩 1、设计过程中出勤、学习态度等方面 0.2 2、课程设计质量与答辩 0.5 3、设计报告书写及图纸规范程度 0.3 总 成 绩 教研室审核意见： 教研室主任签字： 年 月 日 教学系审核意见： 主任签字： 年 月 日 摘 要 随着科技的发展，通用十进制加法器的应用已广泛融入到现实生活中。EDA 技术的应用引起电子产品及系统开发的革命性变革。本文采用EDA技术设计，并以VHDL语言为基础制作的通用十进制加法器。该系统借助于强大的EDA工具和硬件描述语言可实现两个一位以上的十进制数的加法，在输入两个十进制数之后，给出两个数的相加结果。本设计充分利用VHDL“自顶向下”的设计优点以及层次化的设计概念，提高了设计的效率。设计主要步骤：首先利用QUARTUS‖来编辑、编译、仿真各个模块；然后以原理图为顶层文件建立工程，再进行引脚锁定、编译、下载，最后采用杭州康芯电子有限公司生产的GW48系列/SOPC/EDA实验开发系统，进行硬件测试。 关键词：通用十进制加法器；EDA技术；VHDL语言; QUARTUS‖ 目 录 设计要求 1 1、方案论证与对比 1 1.1方案一 1 1.2方案二 1 1.3 方案的对比与选择 2 2、设计原理 2 3、通用十进制加法器的主要硬件模块 3 3.1 4位BCD码全加器模块 3 3.2八加法器的实现框图 3 4、调试与操作 4 4.1通用十进制加法器的功能仿真 4 4.2模式选择与引脚锁定 4 4.2.1模式选择 4 4.2.2引脚锁定 4 4.3设备与器件明细表 5 4.4调试 6 4.4.1软件调试 6 4.4.2硬件调试 6 5、总结与致谢 7 5.1总结与思考 7 5.2致谢 7 附录 8 附录一 8 附录二 10 参考文献 12 通用十进制加法器 设计要求 1、用VHDL硬件描述语言设计4位的BCD码全加器； 2、以4位BCD码全加器为模块设计两位十进制数的加法。 1、方案论证与对比 1.1方案一 方案一，通过VHDL语言设计一个4位的BCD码全加器，以其作为底层文件，然后建立一个顶层文件，调用这个底层文件设计出双4位的BCD码全加器，最后结果通过译码电路译为7段显示输出。方案一原理方框图如图1所示： 图1 方案一结构方框图 1.2方案二 方案二，采用原理图输入，先定制LPM_ROM宏模块，然后再采用原理图输入的方法画出电路图。方案二原理方框图如图2所示： 图2 方案二结构方框图 1.3 方案的对比与选择 方案一：采用VHDL语言输入，它具有多层次的设计描述功能，层层细化，最后可直接生成电路描述，移植性很强。而且采用VHDL语言输入设计不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。当设计描述完成后，可以用多种不同的器件结构来实现其功能。 方案二：采用原理图输入，原理图输入的设计方法不能实现真实意义上的自顶向下的设计，并无法建立行为模型。而且不同的EDA软件中的图形处理工具对图形的设计规则、存档格式和图形编译方式都不同，因此兼容性差。 选择方案一的理由：方案一比较方案二具有综合设计优点。 2、设计原理 用VHDL 进行设计,首先应该了解,VHDL 语言是一种全方位硬件描述语言,包括系统行为级,寄存器传输级和逻辑门级多个设计层次。应充分利用VHDL“自顶向下”的设计优点以及层次化的设