共模电感和差模电感-深圳凯鸿利电子有限公司.DOC

共模电感和差模电感 　　电源滤波器的设计通常可从共模和差模两方面来考虑。共模滤波器最重要的部分就是共模扼流圈，与差模扼流圈相比，共模扼流圈的一个显著优点在于它的电感值极高，而且体积又小，设计共模扼流圈时要考虑的一个重要问题是它的漏感，也就是差模电感。通常，计算漏感的办法是假定它为共模电感的1%，实际上漏感为共模电感的?0.5%?～?4%之间。在设计最优性能的扼流圈时，这个误差的影响可能是不容忽视的。　　漏感的重要性　　漏感是如何形成的呢？紧密绕制，且绕满一周的环形线圈，即使没有磁芯，其所有磁通都集中在线圈“芯”内。但是，如果环形线圈没有绕满一周，或者绕制不紧密，那么磁通就会从芯中泄漏出来。这种效应与线匝间的相对距离和螺旋管芯体的磁导率成正比。共模扼流圈有两个绕组，这两个绕组被设计成使它们所流过的电流沿线圈芯传导时方向相反，从而使磁场为0。如果为了安全起见，芯体上的线圈不是双线绕制，这样两个绕组之间就有相当大的间隙，自然就引起磁通“泄漏”，这即是说，磁场在所关心的各个点上并非真正为0。共模扼流圈的漏感是差模电感。事实上，与差模有关的磁通必须在某点上离开芯体，换句话说，磁通在芯体外部形成闭合回路，而不仅仅只局限在环形芯体内。　　如果芯体具有差模电感，那么，差模电流就会使芯体内的磁通发生偏离零点，如果偏离太大，芯体便会发生磁饱和现象，使共模电感基本与无磁芯的电感一样。结果，共模辐射的强度就如同电路中没有扼流圈一样。差模电流在共模环形线圈中引起的磁通偏离可由下式得出：? ????式中，是芯体中的磁通变化量，Ldm是测得的差模电感，是差模峰值电流，n为共模线圈的匝数。????由于可以通过控制B总，使之小于B饱和，从而防止芯体发生磁饱和现象，有以下法则： 　　式中，是差模峰值电流，Bmax是磁通量的最大偏离，n是线圈的匝数，A是环形线圈的横截面积。Ldm是线圈的差模电感。　　共模扼流圈的差模电感可以按如下方法测得：将其一引腿两端短接，然后测量另外两腿间的电感，其示值即为共模扼流圈的差模电感。　　共模扼流圈综述　　滤波器设计时，假定共模与差模这两部分是彼此独立的。然而，这两部分并非真正独立，因为共模扼流圈可以提供相当大的差模电感。这部分差模电感可由分立的差模电感来模拟。　　为了利用差模电感，在滤波器的设计过程中，共模与差模不应同时进行，而应该按照一定的顺序来做。首先，应该测量共模噪声并将其滤除掉。采用差模抑制网络（Differential?Mode?Rejection?NETWORK），可以将差模成分消除，因此就可以直接测量共模噪声了。如果设计的共模滤波器要同时使差模噪声不超过允许范围，那么就应测量共模与差模的混合噪声。因为已知共模成分在噪声容限以下，因此超标的仅是差模成分，可用共模滤波器的差模漏感来衰减。对于低功率电源系统，共模扼流圈的差模电感足以解决差模辐射问题，因为差模辐射的源阻抗较小，因此只有极少量的电感是有效的。　　尽管少量的差模电感非常有用，但太大的差模电感可以使扼流圈发生磁饱和。可根据公式（2）作简单计算来避免磁饱和现象的发生。　　用LISN原理测量共模扼流圈饱和特性的方法　　测量共模线圈磁芯（整体或部分）的饱和特性通常是很困难的。通过简单的试验可以看出共模滤波器的衰减在多大程度上受由60Hz编置电流引起的电感减小量的影响。进行此项测试需要一台示波器和一个差模抑制网络（DMRN）。首先，用示波器来监测线电压。按如下方法从示波器的A通道输入信号，将示波器的时间基准置为2ms/div，然后将触发信号加在A通道上，在交流电压达到峰值时会有线电流产生，此时滤波器效能的降级是意料中的事情。差模抑制网络（DMRN）的输入端连接到LISN，输出端用50的阻抗进行匹配且与示波器的B通道相连。当共模扼流圈工作在线性区时，在输入电流波动期间，B通道监测到的发射增加值不超过6—10DB。图1为此测试在示波器上显示的结果，上面的曲线为共模发射；下面的曲线为线电压。在线电压峰值期间，桥式整流器正向导通且传送充电电流。 图1?示波器上显示的由于60Hz充电电流引起的共模扼流圈的降级 　　如果共模扼流圈达到饱和，那么在输入浪涌增加时，发射将会增加。如果共模扼流圈达到强饱和，发射强度与不加滤波器时的情况是一样的，也就是说很容易达到40dB以上。　　这些实验数据可用其他方法来解释。发射最小值（线电流为0的时候）是滤波器无偏置电流时表现出来的效果。峰值发射与最小发射的比率，即降级因子，用来衡量线电流偏移量对滤波器实际效果的影响。降级因子较大表明共模扼流圈磁芯完全没有得到恰当的使用，较好的滤波器的“固有降级因子”差不多在2—4之间。它是由两种现象产生的：第一，60Hz充电电流引起的电感减小（如上所述）；第二，桥式整流器的