基于TMS320F2803320MHz手持式双踪袖珍示波器.docVIP

基于TMS320F2803320MHz手持式双踪袖珍示波器摘要：项目实现的是一个手持式双踪袖珍示波器，以TMS320F28033为核心，由信号放大电路、信号采集电路、数据存储与处理模块、系统控制与显示模块等部分组成。信号放大电路先对输入信号进行程控增益放大。信号采集电路使用高速ADC对信号进行模数转换，数据送入以FPGA为核心的数据存储与处理模块。TMS320F28033控制液晶显示和触摸输入。系统具有体积小、输入阻抗小、功耗小等特点。 关键词：双踪示波器；TMS320F28033；FPGA DOI: 10.3969/j.issn.1005-5517.2012.9.008 引言 基于性能够用、体积够小的原则，本项目设计的示波器解决了以下几个问题： (1)利用新颖的设计取代了传统示波器中必需的继电器，而同样实现DC/AC耦合的电切换，体积很小； (2)实现了很高的输入阻抗和很小的输入电容； (3)主控采用了功能强大，外设丰富，功耗低的TMS320F28033，简化了系统设计，减小了体积，有助于设计最终实现了真正的袖珍与便携。 系统方案 系统整体设计见图1。主控TMS320F28033[2]负责控制液晶和触摸输入，即“人机界面”。使用GPIO模拟8080总线控制液晶，使用具有输入输出功能的AIO以及内部ADC实现触摸输入。通过SPI与FPGA交换数据，并对数据进行处理和显示。系统的数字校准也是在其中完成的。同时还有检测电源电压的功能。FPGA把高速ADC输出的数据流存储在内部SRAM中，通过PWM控制输出占空比，滤波后以其直流电平控制压控增益放大器的增益，通过IO控制模拟开关的通断实现DC/AC耦合的切换。FPGA内部逻辑实现了信号的触发控制，通过SPI把数据传送到TMS320F28033。 信号进入系统，先后经过跟随保持、直流/交流耦合、程控增益放大、带宽限制滤波器，再进入高速ADC——ADS62P22。为了防止频谱混叠，对输入高速ADC的信号使用阻容网络进行了带宽限制。低通阻容网络的输入带宽是20MHz。 图1 系统整体设计 图2 模拟信号处理 系统硬件设计 模拟信号处理模块见图2。信号输入后经过阻容分压网络，再通过由OPA2300构成的一级跟随器[2]，再经过TS5A4594[2]和陶瓷电容、电阻(提供AC耦合时候的直流偏置)构成的耦合模块，又通过一级OPA2300跟随，送入程控增益放大器THS7530[2]，经过可选的ADC驱动器THS4505，抬升共模电平，最后进入高速模数转换器ADS62P22[2]。若不使用ADC驱动器，则使用THS7530抬升共模电平。 电压跟随：选用的器件是OPA2300，带宽达到150MHz，而输入漏电流低至0.1pA，使得大输入阻抗成为可能。失配电压为1mV，输出摆幅损失为100mV，还有压摆、噪声等性能都非常适合我们的应用。 耦合切换：选用的器件是模拟开关TS5A4594，具有低至8欧姆的导通阻抗，高达450MHz的带宽，具有-82dB的关断隔离抑制。而我们的应用带宽要求是20MHz，均已足够。需要解决的问题是：我们的主控或者FPGA给出的信号是0V至3.5V，而模拟开关的供电电压是-2.0V至+2.5V，这两者之间需要匹配才能够很好地控制。图3给出了我们的解决方案。TS5A4594的IN脚为输入控制引脚，我们用一个1.5K电阻连接到负电源-2.0V出，而来自FPGA的IO控制信号经过一个2.4V的稳压管接到TS5A4594的IN脚。当FPGA输出为高阻状态的时候，IN脚被电阻拉低，模拟开关关断，输入直流电平由电阻R转移到GND。设计免去了高压器件的使用，减小了体积。当FPGA输出3.5V高电平的时候，IN脚被拉高到3.5V-2.4V=1.1V，相对于TS5A4594的GND脚的相对电位是3.1V，是一个高电平，模拟开关导通。以一种比较简单的方式实现了控制电平的平移。 程控增益放大：选用的器件是VGA芯片THS7530。+5V的供电电压，高达32MHz的带宽，而很重要一点，具有很小的增益误差。失配稳定，可以通过数字校准的方式消除影响。电路见图4。通过对PWM波的整流获得控制电平，也是通过稳压管来进行电平平移，最后都需要增加数字校准。 高速A D C：采用的是ADS62P22，超频到100MHz，对有效精度有一定影响。由于ADS62P22与ADS62系列其他高速ADC使用的是同一种晶圆，只是根据流片后不同的测试性能而划分出不同芯片型号，因而散热良好的前提下，这个芯片甚至可以超频到200MHz以上，代价就是有效位数的降低。 FPGA：使用的XILINX公司 XC3S250E，使用了内