国家十一五规划教材李春茂主编电子技术第14章可编程逻辑器件.ppt

第14章 可编程逻辑器件  14.1 概 述  14.2 PAL和GAL  14.3 CPLD和FPGA 14.4 ISP技术与ISP器件 图14-21 MAX7128结构图 1.宏单元 括32～256个宏单元不等 每个宏单元由三个功能块组成：逻辑阵列、乘积项选择矩阵和可编程寄存器 2.逻辑阵列块（LAB） 每16个宏单元组成一个逻辑阵列块LAB(Logic Array Block) 3.扩展乘积项 共享扩展项由每个宏单元提供一个单独的乘积项 * 本章要介绍的可编程逻辑器件属于用户更改其逻辑功能的现场片它使用起来十分灵活方便 14.1 概述 14.1.1 PLD的发展历程 可编程逻辑器件PLD （Programmable Logic Device）是20世纪70年代发展起来的一种新型逻辑器件 PLD广泛用于自动控制、智能仪表、数字电子等领域 可编程逻辑器件在历史上经历了： 熔丝编程的PROM (Programmable Read Only Memory )、PLA(Programmable Logic Array)、PAL(Programmable Array Logic)、80年代初的可重复编程的GAL(Generic Array Logic)、到80年代中后期采用大规模集成电路技术的EPLD、CPLD和FPGA 14.1.2 PLD的分类 1．按集成度分类 图14－1 按集成度分类 2．PLD的内部结构分类 它可分为两大类：乘积项机构器件和查表结构器件 3．按编程工艺分类 (1) 熔丝结构型器件，编程后无法修改，如： 早期的PROM就属于这类结构 图14-2 熔丝编程PROM示意图 用MOS工艺制造的PROM 图14-3 PN结击穿法编程的PROM （2）EPROM型 EPROM（Erasable Programmable ROM）是紫外线擦除电可编程的逻辑器件，它用较高的编程电压进行编程，当需要再次编程时，用紫外线照射进行擦除 图14-4 EPROM紫外线擦除电可编程的逻辑器件 浮栅雪崩注入型MOS管为存储单元的EPROM： （3）EEPROM型 EEPROM(Electrically Erasable Programmable ROM)也可写成 ,是电可擦写可编程逻辑器件， 它对EPROM工艺进行改造进，不需要紫外线擦除， 而直接用电擦除 的存储元是一个具有两个栅极的NMOS 管，如图14－5（a）、（b）所示： 图14-5 （4）RAM型 这是基于SRAM查找表结构的器件，大部分的FPGA器件都采用此种编程工艺 特点：在编程速度、编程要求上优于前三种，不过SRAM型器件的编程信息存放在RAM种，断电后会丢失，再次上电后需要再次编程 14.1.3 PLD的基本结构 简单PLD结构如图14－6所示，其主体正是由门构成的与（线与）阵列和或阵列，逻辑函数由它们实现。 图14－6 基本PLD器件的原理结构图 与阵列的每个输入端都有输入缓存电路，如图14－7所示产生原变量和反变量两个互补信号 图14－7 PLD输入缓冲电路 14.2 PAL和GAL PLD内部基本结构中逻辑符号的画法和约定 图14-8 交叉点的连接方式 图14-9 PLD与门、或门的画法 编程与门的表示也可以采用如图14－10所示的方法 图14－10编程与门的表示 14.2.1 PLA的应用与原理 1.PLA的结构 PAL（Programmable Array Logic）的品种很多，PAL16L8和PAL16R8是典型的两种 图14-11 PAL16L8逻辑图 PAL16L8属于组合型PAL，其每个输出相应与图14－12所示的结构 图14-12 异步I/O（组合）输出结构 图14－13所示是另一类PAL的输出结构，或门后面是一个上升沿的D触发器，触发器的反相输出端通过缓冲电路反馈到与阵列 ： 图14-13 寄存器输出结构 PAL16R8就是8个图14－13结构构成的PAL 除了以上输出结构外，还有异步输出PAL，算术选通反馈PAL等 2.PAL的应用 [例14－1] 用PAL器件实现一个一位全加器和一位全减器。 [解] 全加器的输入变量有三个：被加数An加数Bn低位的进位 Cn-1;输出变量有两个：全加和数Sn向高位的进位为Cn全减器的输出变量有三个：被减数 Dn、减数 En低位的借位数 Fn-1输出变量有两个：差数 Gn、向高位的借位 Fn: 全加器与全减器的真值表如表14－1所示: 1 1 1 1 1 1 1 1 1 1 0 0