EDA与FPGA交通灯 太原理工大学.pptVIP

【实验一】原理图方式设计一位全加器 【实验一】原理图输入一位全加器 1.2 实验原理 1位全加器可以用两个半加器及一个或门连接而成。 【实验一】原理图输入一位全加器 1.3 实验任务 1．用原理图输入方法设计半加器电路。 2．建立顶层原理图电路。 3．对全加器电路进行仿真分析、引脚锁定、硬件测试。 （参见3.1.6p33） 1）输入： 注意项目类型为SCHEMATIC/VHDL 2）综合: 使用Synplify综合工具 3）锁定： 方法一：实体中 方法二：建立引脚锁定文件 方法三：在限定管理器中锁定 在过程处理窗口，双击constraint manager,编译相应的LOCK属性。 【实验二】VHDL方式设计4位加法计数器 【实验二】VHDL方式设计4位加法计数器 【实验二】VHDL方式设计4位加法计数器 【实验二】VHDL方式设计4位加法计数器 课程设计 设计题目： 设计一 3位十进制计数显示器 （P132） 设计二 交通灯控制器 （P163） 设计步骤： 分析要求，划分模块，编写VHDL程序； 输入、仿真、调试； 下载、检查； 报告：A4纸，加封面；设计要求、原理、程序、仿真结果、硬件测试结果等 设计一：3位十进制计数显示器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 设计二：交通灯控制器 1.1 实验目的 1．熟悉ispDesignEXPERT System原理图设计流程的全过程。 2．学习简单组合电路的设计方法、输入步骤。 3．学习层次化设计步骤。 4．学习EDA设计的仿真和硬件测试方法。 1.4 实验报告要求 详细叙述全加器的设计流程；给出各层次的原理图及其对应的仿真波形图；给出加法器的延时情况；最后给出硬件测试流程和结果。 VHDL输入方式 一、实验目的 1．学习时序电路的VHDL描述方法。 2．掌握时序进程中同步、异步控制信号的设计。 3．熟悉EDA的仿真分析和硬件测试技术。 二、实验原理 设计一个含计数使能、异步复位和并行预置功能的4位加法计数器，RST是异步复位信号，高电平有效；CLK是时钟信号；当使能信号ENA为“1”时，加法计数，COUT为计数进位输出，OUTY为计数输出。 三、实验任务 1．编写4位二进制加法计数器的VHDL程序。 2．在ispDesignEXPERT System或者QuartusⅡ上对编码器进行仿真。 3．将输入引脚连接到拨码开关，时钟输入锁定到相应频率的时钟信号，输出连接到发光二极管，下载后在实验板上验证其功能，记录实验结果。 四、思考题 1．在上述程序中是否可以不定义信号 CQI，而直接用输出端口信号完成加法运算吗，即 : OUTY = OUTY + 1 ？ 2．修改程序，用进程语句和IF语句实现进位信号COUT的输出。 五、实验报告 将实验项目原理、设计过程、编译仿真波形和分析结果，以及它们的硬件测试实验结果写进实验报告。 一、设计要求 1．设计3位十进制计数器； 2．设计输出低电平有效的七段显示译码器； 3．显示计数器值。 二、实验原理 三位十进制计数显示器的设计分三步完成。先设计三位十进制计数电路，再设计显示译码电路，最后建立一个顶层文件将前两者连接起来。 一、设计要求 设计一个由一条主干道和一条支干道的十字路口的交通灯控制器，具体要求如下： (1) 主、支干道各设有一个绿、黄、红指示灯，两个显示数码管。 (2) 主干道处于常允许通行状态，而支干道有车来才允许通行。当主干道允许通行亮绿灯时，支干道亮红灯。而支干道允许通行亮绿灯时，主干道亮红灯。 (3) 当主、支道均有车时，两者交替允许通行，主干道每次放行45 s，支干道每次放行25 s，由亮绿灯变成亮红灯转换时，先亮5 s的黄灯作为过渡，并进行减计时显示。 二、设计方案 (1) 设置支干道有车开关SB。 (2) 系统中要求有45秒、25秒和5秒三种定时信号，需要设计三种相应的计时显示电路。计时方法为倒计时。定时的起始信号由主控电路给出，定时时间结束的信号输入到主控电路。 (3) 主控制电路的输入信号一方面来自车辆检测，另一方面来自45秒、25秒、5秒的定时到信号；输出有计时启动信号（置计数起始值）和红绿灯驱动信号。 状态转移如图所示，用状态机描述。 (4) 模块结构 三、参考程序 1. JTDKZ LIBRARY I