无敌cpld课件复杂可编程器件.ppt

数字电路知识要点 组合逻辑电路的基本构成框 时序逻辑电路的基本构成框图 数字电路的基本组成 数字电路的基本组成 与、或阵列举例 锁存器输出结构举例 PLD中逻辑符号与电路的简化表示方法 PLD中与门、或门的逻辑符号表示和连接表示方式 PLD器件的分类－－按集成度分 PLD器件的分类－－按结构特点分 PLD器件的分类－－按编程次数分 PLD器件的分类－－按编程和配置特性分 PLD中的编程元件 PLD中的编程元件（续） 熔丝开关元件的结构与编程原理 通过击穿介质来达到连通线路的反熔丝开关 浮栅存储元件的结构与工作原理 浮栅雪崩注入型PMOS晶体管(FAMOS管) 电擦除、电编程的E2PROM 闪存的特性与编程 闪存的特性与编程（续） 闪存的特性与编程（续） SRAM编程单元的结构 SRAM编程单元的结构 PROM的结构 PLA结构 PAL结构 用PAL实现全加器 用PAL实现全加器 一个3输入端PAL的内部结构图与逻辑图 PAL器件的输出结构 PAL器件的输出结构(续) PAL器件的输出结构(续) PAL器件的输出结构(续) PAL器件的命名规则 PAL器件的命名规则 PALl6L8 PALl6L8 PALl6L8 PALl6L8 GAL介绍 GAL结构(以GAL16V8为例) GAL 16V8器件的引脚 GAL结构 GAL16V8的逻辑电路结构图 GAL器件的OLMC 输出逻辑宏单元（OLMC）结构 输出逻辑宏单元（OLMC）结构 数据选择器的输出 异或门的作用 输出逻辑宏单元OLMC(n)的5种组态 (a)专用输入模式 (b)专用组合输出模式 (c)反馈组合输入／输出模式 (d)时序电路中的组合输出模式 (e)寄存器输出模式 GAL器件的命名 GAL器件的特性 PLD器件的编程方法与应用 习 题 P43 数据选择器的输出 （2）输出多路开关OMUX ： AC0 AC1(n)等于10 时， 输出为DFF-Q， 否则输出跳过触发器。 1 0 数据选择器的输出 （3）三态多路开关TSMUX： AC0 AC1(n) 三态控制信号 1 1 第一与项 1 0 OE 0 1 地 0 0 Vcc 构成灵活的输出使能控制 数据选择器的输出 （4）反馈多路开关FMUX： AC0 AC1(n) AC1(m) 选择反馈信号来源 1 0 X Q 端 1 1 X 本级输出端 0 X 1 邻级输出 0 X 0 地 说明： AC0 ＝0选择本级信号 AC0 ＝1选择邻级信号或接地 异或门的加入使得电路的构成发生了变化，如果一个逻辑函数含有很多的与项（最小项个数很多），用原函数实现比较麻烦，则可用反函数来实现，因此使其反函数含有的与项个数较少。如4变量函数，原函数有12个最小项时，反函数只有4个最小项。 异或门的引入使得用原函数实现困难时可以通过反函数加以实现。 －－使用户可选择或门是原量输出还是非量输出。 不同的可编程器件，其输出结构也略所区别。GAL器件中常使用的输出电路结构简介如下： 1.GAL16V8的OLMC有5种组态。 2.OLMC的功能取决于熔丝状态SYN、AC0及AC1(n)。 3.取不同的SYN、AC0及AC1(n)组合，可以得到宏单元OLMC(n)的不同的等效电路，或称不同的组态。 (a)专用输入模式 (b)专用组合输出模式 (c)反馈组合输出模式 (d)时序电路中的组合输出模式 (e)寄存器输出模式 TSMUX 输出低电平；三态缓冲器为高阻态； FMUX选择来自邻级的输出信号接到与逻辑阵列的输入 SYN=1 AC0 =0 AC1(n) =1 AC1(m) =1 (a)专用输入模式 × ＞ 11 10 01 00 10 · 11 · 0 · 1 0 · 0 0 1 1 0 D Q Q V CC AC0 AC1(n) AC0 AC1(n) AC1(m) XOR(n) P T M U X O M U X F M U X T S M U X 来 自 与 阵 列 反馈 CK OE 来自邻级输出 (m) 至相邻级 I/ O (n) 在专用输入模式下，引脚I/O(n)只能作为输入使用，连接到I/O(n)上的输入信号作用于相邻的