一种用于IP包差错控制的RS译码器及其FPGA实现.PDF

下载文档

0
0
约1万字
约 4页
2017-08-31 发布于天津
举报
版权申诉
保障服务

一种用于IP包差错控制的RS译码器及其FPGA实现.PDF

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

一种用于IP包差错控制的RS译码器及其FPGA实现

(自然科学版 ) 32 11 Journal of South China University of Technology Vol.32　No.11 2004 11 (Natural Science Edition) Novem er　2004 文章编号:1000-565X(2004)11-0066-04 　一种用于IP 包差错控制的RS 译码器及其FPGA 实现＊杨　波　尹俊勋　石　雷 ( , 510640) 摘　要:为了减少RS 译码器所占用的现场可编程门阵列(FPGA)资源, 研究了RS 码的译码算法.提了使用Actel 公司的ProASICPLUS系列芯片实现IP 包差错控制系统中RS 码的译码方案, 采用码型 RS(100, 81)进行纠错.同时结合大运算量环节, 描述了利用改进的 BM 算法实现译码功能的具体方案,该方案相对于传统的方案更能节约资源.实验表明, 该译码器完成了IP 包差错控制的要求,译码器输入码流速率可达30 M it/s.最后介绍了 ProASICPLUS系列芯片的基本结构特点及用FPGA 实现的关键技术. 关键词:IP 包;RS 码;译码器;改进的BM 算法;现场可编程门阵列中图分类号:TN 911.22　　　　文献识码:A 　　RS BCH IP 80 , 1 [1] , , , , , 19 , 100 , . ., , RS , it . [2] 8 .RS BM RS(100,81),GF(2 ), m= 、Euclid . 8 it , RS(255,236), t , =9 10 . , RS(100,81)RS(255,236) (FPGA) RS . .BM , BM 2 　RS 码译码算法及译码器结构 FPGA . FPGA , RS , . 8 4 3 2 p (x)=x +x +x +x +1 (1) m 1　码型选择 N=2 -1, δRS [1] IP . m m +1 m +δ-2 0 0 0 g(x)=(x-α)(x-α )…(x-α ) (2) , m =1, δ=20. 0 ,. r , r , 　收稿日期:2004-03-15 99 0 ＊基金项