单片机原理与应用技术(第2版) 清华大学出版社第2章.ppt

第2章 MCS-51单片机的系统结构 2.4 并行I/O口 8051单片机有4个8位并行I/O端口，称为P0、P1、P2和P3口，每个端口都各有8条I/O口线，每条I/O口线都能独立地用作输入或输出。 在无片外扩展存储器的系统中，这四个I/O口都可以作为通用I/O口使用。 在有片外扩展存储器的系统中，P2口送出高8位地址，P0口分时送出低8位地址和8位数据。 1. P0口 P0口某一位的结构图如下图所示，它由一个输出锁存器、两个三态输入缓冲器、一个转换开关MUX、一个输出驱动电路(T1和T2)和一个与门及一个非门组成。 (1)作为I/O端口使用时的工作原理 P0口用作I/O口线，其由数据总线向引脚输出（即输出状态Output）的工作过程：当写锁存器信号CP 有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。前面我们已讲了，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。 (1)作为I/O端口使用时的工作原理 P0口用作I/O口线，其由引脚向内部数据总线输入（即输入状态Input）的工作过程： 数据输入时（读P0口）有两种情况1、读引脚 读芯片引脚上的数据，读引脚数时，读引脚缓冲器打开（即三态缓冲器的控制端要有效），通过内部数据总线输入. (1)作为I/O端口使用时的工作原理 2、读锁存器通过打开读锁存器三态缓冲器读取锁存器输出端Q的状态。在输入状态下，从锁存器和从引脚上读来的信号一般是一致的，但也有例外。 (1)作为I/O端口使用时的工作原理 为此，8051单片机在对端口P0一P3的输入操作上，有如下约定：凡属于读-修改-写方式的指令，从锁存器读入信号，其它指令则从端口引脚线上读入信号。读-修改-写指令的特点是，从端口输入(读)信号，在单片机内加以运算(修改)后，再输出(写)到该端口上。下面是几条读--修改-写指令的例子。 （2）作为地址/数据复用口使用时的工作原理 （2）作为地址/数据复用口使用时的工作原理 说明： 1、当控制信号为0时，P0口做双向I/O口，为漏极开路（三态） 2、控制信号为1时，P0口为地址/数据复用总线（用于口扩展） 3、P0W为端口输出写信号，用于锁存输出状态 4、P0R1为读锁存器信号，执行“ANL P0,#0FH”时该信号有效 (1) P0口用作通用I/O口 MUX与锁存器的Q端接通，与门输出为0，T1截止，输出驱动级就工作在需外接上拉电阻的漏极开路方式。 ① P0口用作输出口 CPU在执行输出指令时，内部数据总线的数据在“写锁存器”信号的作用下，由D端进入锁存器，取反后出现在Q端，再经过T2反向，则P0.X引脚上的数据就是内部总线的数据。由于T2为漏极开路输出，故此时必须外接上拉电阻。 ② P0口用作输入口 数据可以读自端口的锁存器，也可以读自端口的引脚，这要看输入操作执行的是“读锁存器”指令还是“读引脚”指令。 方式1：读引脚。CPU在执行“MOV”类输入指令时(如：MOV A , P0)，内部产生的操作信号是“读引脚”。P0.X引脚上的数据经过缓冲器2读入到内部总线。注意，在读引脚时，必须先向电路中的锁存器写入1，使T2截止，P0.X引脚处于悬浮状态，可作为高阻抗输入。 方式2：读锁存器。CPU在执行“读-改-写”类输入指令时(如：ANL P0, A )，内部产生的操作信号是“读锁存器”，锁存器中的数据经过缓冲器1送到内部总线，然后与A的内容进行逻辑“与”，结果送回P0的端口锁存器并出现在引脚。除了MOV类指令外，其他的读口操作指令都属于这种情况。 (2) P0口用作地址/数据总线 MUX将地址/数据线与T2接通，同时与门输出有效。 若地址/数据线为1，则T1导通，T2截止，P0口输出为1；反之T1截止，T2导通，P0口输出为0。 当数据从P0口输入时，读引脚使三态缓冲器2打开，端口上的数据经缓冲器2送到内部总线。 （3）P0口小结 ① P0口既可作地址/数据总线使用，也可作通用I/O口使用。当P0口作地址/数据总线使用时，就不能再作通用I/O口使用了。 ② P0口作输出口使用时，输出级属漏极开路，必须外接上拉电阻，才有高电平输出。 ③ P0口作输入口读引脚时，应先向锁存器写1，使T2截止，不影响输入电平。 说明： 1、做普通端口使用时，第二功能应为“1”。 P3口的第二功能 小 结 8051单片机内部结构包括CPU、程序存储器、数据存储器、并行I/O口、定时/计数器、串行口、中