0954@52RD_手机数字基带处理芯片中的静态时序分析.pdfVIP

手机数字基带处理芯片中的静态时序分析 内容摘要：动态时序分析时不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因此 在动态时序分析中，无法暴露一些路径上可能存在的时序问题；而静态时序分析，可以方便地显示 出全部路径的时序关系，因此逐步成为集成电路设计签字认可的标准。 1.引言 随着深亚微米技术的发展，数字电路的规模已经发展到上百万门甚至上千万门。工艺也 从几十 um 提高到 65nm 甚至 45nm 。这样的电路规模做验证的时间在整个芯片的开发周期 所占的比例会越来越重。通常，在做验证的时候，我们都会采用动态验证的方法。现在，用 静态验证方法（STA Static Timing Analysis ），不仅能够完成验证的工作，而且还能大大 节省验证所需要的时间。静态时序分析简称它提供了一种针对大规模门级电路进行时序验证 的有效方法。静态时序分析是相对于动态时序分析而言的。动态时序分析时不可能产生完备 的测试向量，覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上 可能存在的时序问题；而静态时序分析，可以方便地显示出全部路径的时序关系，因此逐步 成为集成电路设计签字认可的标准。 2.静态时序分析工作原理 本文以 Synopsys 公司的 Prime