教案第3章 组合逻辑电路.pptVIP

3.1 概 述 3.2 组合逻辑电路的分析方法 2. 组合逻辑电路的分析步骤： 例题1 例题2 ☆ 3.2.2组合逻辑电路的设计 设计举例 设计例1 设计例 2 设计例2 设计例3 3.3.1. 编码器 (Encoder)的概念与分类 3.3.1.1 编码器 (Encoder)的概念与分类 一、 4 线─2线普通编码器 （2）普通4 线─2线编码器逻辑框图 ⑶该电路存在的问题： 三. 优先编码器 ㈠4 线─2 线优先编码器（设计举例） 74LS148优先编码器管脚图 3.3.2 译码器 3.3.2 译码器 集成译码器实例：74LS138 74LS138的功能表： 译码器应用举例 二、 集成二–十进制译码器 74LS42 功 能 表 （2）集成电路显示译码器7448逻辑图 （2）集成电路显示译码器7448 （2）集成电路显示译码器7448 （2）集成电路显示译码器7448 3.3.3 数据选择器 一、 数据选择器的定义及功能 1、4选1数据选择器 例3.3.4： ☆二、用数据选择器设计组合电路 例3.3.5： 例3.3.6: 3.3.4 加法器 一、 一位加法器 半加器和全加器 二、多位加法器 超前进位集成4位加法器74LS283 3. 超前进位加法器的应用 三、用加法器设计组合电路 3.3.5 数值比较器 1. 数值比较器的定义及功能 2. 多 位数值比较器 3. 集成数值比较器74LS85的功能 4 位数值比较器74LS85功能表 3.4 组合逻辑电路中的竞争冒险 3.4.1 产生竞争冒险的原因 3.4.1 产生竞争冒险的原因 3.4.3 消去竞争冒险的方法 3.4.3 消去竞争冒险的方法 多位数值比较器的设计原则 先从高位比起,高位不等时，数值的大小由高位确定。 若高位相等,则再比较低位数,比较结果由低位的比较结果决定。 74LS85 74LS85的引脚图 74LS85是四位数值比较器 ，其工作原理和两位数值比较器相同。 74LS85比较器不仅能比较两个4位二进制数的大小，还能接受其它芯片比较结果的输出。 74LS85的示意框图 L H H L L L A0 = B0 A1 = B1 A2 = B2 A3 = B3 L L L L H H A0 = B0 A1 = B1 A2 = B2 A3 = B3 H L L H × × A0 = B0 A1 = B1 A2 = B2 A3 = B3 L H L L H L A0 = B0 A1 = B1 A2 = B2 A3 = B3 L L H L L H A0 = B0 A1 = B1 A2 = B2 A3 = B3 L H L × × × A0 B0 A1 = B1 A2 = B2 A3 = B3 L L H × × × A0 B0 A1 = B1 A2 = B2 A3 = B3 L H L × × × × A1 B1 A2 = B2 A3 = B3 L L H × × × × A1 B1 A2 = B2 A3 = B3 L H L × × × × × A2 B2 A3 = B3 L L H × × × × × A2 B2 A3 = B3 L H L × × × × × × A3 B3 L L H × × × × × × A3 B3 YA=B YAB YAB IA=B IAB IAB A0 B0 A1 B1 A2 B2 A3 B3 输 出 输 入 3.4.1 产生竞争冒险的原因 3.4.3 消去竞争冒险的方法 图 3.5.1 产生正跳变脉冲的竞争冒险 竞争：在组合电路中，信号经由不同的路径达到某一会合点的时间有先有后的现象; 如不考虑门的延迟时间，Y = 0。 如考虑门的延迟时间：由于G1的延迟，A的下降沿要滞后于A的上升沿，在输出端产生尖脉冲。 冒险：由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。 竞争冒险就是因信号传输延迟时间不同，而引起输出逻辑错误的现象。 A B C C AC BC L 1. 输出端并联电容器 4~20pF 如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，其容量为4～20 pF之间。致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。 在对波形要求较严格时，应再加整形电路。 若直接根据这个逻辑表达式组成逻辑电路，则可能出现竞争冒险。 2. 修改逻辑设计 例如： 将该式变换为