电工电子综合实验II_数字计时器的设计.docVIP

电工电子综合Ⅱ ——数字计时器 学院 自动化 姓名 专业 电气工程及其自动化 学号 目的： 掌握常见集成电路实现单元电路的设计过程。 了解各单元再次组合新单元的方法。 要求： 实现00’00”—59’59”的可整点报时的数字计时器。 实验内容： 设计实现信号源的单元电路。（） 设计实现00’00”—59’59”计时器单元电路。 设计实现快速校分单元电路。含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。 加入任意时刻复位单元电路（开关K2）。 设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。 设计思路： 设计框图： 用NE555的多谐振荡器电路实现频率F0，经过CD4040十二级分频器产生所需的F1，F2，F3，F4。 用两个十进制计数器实现摸100计数器，在这基础上实现摸60计时器。组成00’00”—59’59”计时器电路。 将分秒计时器分开，加入快速校分电路与防抖动电路，并控制秒计时器停止工作。 在60进制控制上加入任意时刻复位电路。 划简产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4表达式。实现报时电路。 将1—5组合成00’00”—59’59”的可整点报时的数字钟计时器电路。 现场实现00’00”—59’59”的可整点报时的数字钟计时器。 装接电路时注意： 对照元件清单清点元件，注意器件好坏。 合理布局，功能相近芯片尽量就近放。以减少接线长度，便于出错时查找错误。 元件清单 NE555 一片 (多谐振荡) CD4040 一片 （分频） CD4518 两片 （8421BCD码十进制计数器） CD4511 四片 （译码） 74LS00 三片 （与非） 74LS20 一片 （4输入与非） 74LS21 三片 （4输入与门） 74LS74 一片 （D触发） 电阻： 1KΩ 一只 3KΩ 一只 150Ω 四只 电容： 0.047uf 一只 共阴极双字屏两块。 实验报告： 所用集成电路的菜单与引脚布局图。 各单元电路的设计方法与逻辑图。 完整的实验逻辑图。 参考资料等，其它可参考实验教程要求。 七 各元件引脚布局图及逻辑功能 NE555 一片 (多谐振荡)： 引脚布局图： 图1 NE555引脚布局图 内部结构图： 图2 NE555内部结构图 逻辑功能说明： NE555是在电子科技行业广为应用的一种集成电路，用途十分广泛。在本电路中，构成时钟发生器，是整个电路的核心。其引脚布局图如图1所示。 其中引脚1为接地端，引脚2和引脚6为输入端，引脚3为输出端，引脚4为复位清零端，引脚5为调整端（通常空置或通过一个电容接地），引脚7位放电端，引脚8为电源。 逻辑功能表： (引脚4 ) Vi1(引脚6) Vi2(引脚2) VO(引脚3) 0 × × 0 1 Vcc Vcc 0 1 Vcc Vcc 1 1 Vcc Vcc 不变 表1 NE555逻辑功能表 CD4040 一片 （分频）： 引脚布局图： 图3 CD4040引脚布局图 内部结构图： 图4 CD4040内部结构图 逻辑功能说明： CD4040是一种常用的12分频集成电路。当在输入端输入某一频率的方波信号时，其12个输出端的输出信号分别为该输入信号频率的2-1~2-12，在电路中利用其与NE555组合构成脉冲发生电路。其内部结构图如图4所示。 引脚图如图3所示，其中VDD为电源输入端，VSS为接地端，CP端为输入端，CR为清零端，Q1~Q12为输出端，其输出信号频率分别为输入信号频率的2-1~2-12。 CD4518 两片 （8421BCD码十进制计数器）： 引脚布局图： 图5 CD4518引脚布局图 内部结构图： 图6 CD4518内部结构图 逻辑功能说明： CD4518时一种常用的8421BCD码加法计数器。每一片CD4518集成电路中集成了两个相互独立的计数器，每个计数器的内部结构图如图6所示。 逻辑功能表： 输入 输出 CR CP EN Q3 Q2 Q1 Q0 清零 1 × × 0 0 0 0 计数 0 ↑ 1 BCD码加法计数 保持 0 × 0 保持 计数 0 0 ↓ BCD码加法计数 保持 0 1 × 保持 表2 CD4518逻辑功能表 CD4511 四片 （译码）： 引脚布局图： 图7 CD4511引脚布局图 内部结构图： 图7 CD4511内部结构图 逻辑功能说明： CD4511是一种8421BC