常用及时序逻辑电路.ppt

§5.4 若干常用的时序逻辑电路 5.3.1 寄存器 §5.4.2 计数器 1、计数器的分类 2、同步计数器 一、同步二进制计数器 原理：由二进制加法运算规则可知，在一个多位二进制数的末尾加1时，若其中第i位以下各位皆为1时，则第i位及以下各位均改变状态。 例： 1 0 0 0 0 1 1 1 ＋ 1 —————————— 1 0 0 0 1 0 0 0 最低4位数都改变了状态，而高4位未改变。 原理 如果用T触发器构成同步计数器时，则每次CP信号到达时，应使该翻转的那些触发器的输入控制端Ti＝1，不该翻转的Ti＝0； 如果用T/触发器构成同步计数器时，则每次CP信号到达时只能加到该翻转的那些触发器的CP输入端上，而不能加到那些不该翻转的触发器。 按照这一原理，即可设计一四位二进制同步加法计数器。 各触发器的驱动方程： 一、同步二进制计数器 原理：由二进制减法运算规则可知，在一个n位二进制数的末尾减1时，只有第i位以下各位皆为0时，再减1才能使触发器第i位翻转。 例： 1 0 1 1 1 0 0 0 － 1 —————————— 1 0 1 1 0 1 1 1 最低4位数都改变了状态，而高4位未改变。 结论 如：74LS191 二、同步十进制计数器 自阅教材P250～255 同步十进制加法计数器74160，功能与74161相同，不同之处是74161是十六进制。 同步十进制可逆计数器74190，功能与74191相同，不同之处是74191是十六进制 3、异步计数器 一、异步二进制计数器 （1）异步二进制加法计数器的构成方法 一、异步二进制计数器 （2）异步二进制减法计数器的构成方法 异步二进制计数器的构成方法 二、异步十进制计数器 应用实例：74LS290 4、任意进制计数器的构成方法 5、移位寄存器型计数器 扭环形计数器设计 1、连接方法： ——将移位寄存器的最后一级输出Q经反相器后反馈到第一级的Ｊ、K输入端 2、判断触发器个数： ——计数器的模为Ｍ＝2n (n为移位寄存器的位数) 分频器 例 4：用CT74290 设计M=88计数器 方法三：采用两片CT74290级联 0 1 四位二进制可逆计数器CT74193 D ? A:高位?低位 CPU ，CPD :双时钟输入 R: 异步清除,高电平有效 LD: 异步预置,低电平有效 QD ? QA:高位?低位 （一）、逻辑符号 加到最大值时 产生进位信号 QCC=0 减到最大值时 产生借位信号 QDD=0 返回 返回 二、异步十进制计数器 一、异步二进制计数器 三、异步二—十进制计数器 方法： 若使用下降沿动作的T ‘触发器，将低位触发器的Q端接至高位触发器的时钟输入端。 用上沿触发的T‘触发器，将低位触发器的 端接至高位触发器的时钟输入端。 方法： 若使用下降沿动作的T ‘触发器，将低位触发器的 端接至高位触发器的时钟输入端。 用上沿触发的T‘触发器，将低位触发器的 Q 端接至高位触发器的时钟输入端。 将低位触发器的 一个输出端接至高位触发器的时钟输入端。 用下降沿动作的T ‘触发器时，加法计数器以Q端为输出端；减法计数器以 端为输出端。 用上沿触发的T‘触发器，加法计数器以 端为输出端；减法计数器以 Q端为输出端。 目前常见的异步二进制加法计数器产品有： 4位：74LS293、74LS393、74HC393 7位：CC4024 12位：CC4040 14位：CC4060 构成思想：如何使4位二进制计数器在计数过程中跳过从1010到1111六个状态。 优点：结构简单 缺点：工作频率低；电路状态译码时存在竞争—冒险现象。 输 入 输 出  CP R0（1） R0（2） S9（1） S9（2） QA QB QC QD Φ 1 1 0 Φ 0 0 0 0 1 1 Φ 0 0 0 0 0 Φ Φ 1 1 1