数字电子时钟课程设计概念.doc

数字电子时钟课程设计报告 题 目：数字电子时钟设计 学 院： 工学院 年级专业： 农业电气化 姓 名： 学 号： 指导老师： 目 录 第一章 概述…………………………………………………………………………4 1.1 设计任务及要求………………………………………………………4 1.2 系统总体设计方案……………………………………………………5 1.3 器件选择……………………………………………………………………… 5 第二章 课程设计内容……………………………………………………………10 2.1六十进制“秒”计数器设计 原理图介绍及所需器件符号…………………………………………10 2.2 六十进制“分”计数器设计 原理图介绍及所需器件符号…………………………………………11 2.3 二十四进制计数器设计 原理图介绍及所需器件符号…………………………………………12 2.4秒脉冲电路设计 原理图介绍及所需器件符号…………………………………………13 2.5校分校时电路设计 原理图介绍及所需器件符号………………………………………… 14 2.6 仿真调试过程………………………………………………………14 2.7系统整体电路设计…………………………………………………15 原理图介绍……………………………………………………………16 第三章 心得体会…………………………………………………………17 参考文献17 附录：元件清单…………………………………………………………18 摘要：电子钟在现代社会已经使用的非常广泛，伴随着数字电路技术的发展，数字钟的出现，更加方便了大家的生活，同时也大大地促进了社会的进步。数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。 数字钟就是由电子电路构成的计时器。是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和、报时、整体清零等附加功能。主电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。计数器用的是74HC161。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。整体清零电路是根据74HC161计数器在2,3脚均为1时清零的特点用电源，开关和逻辑门组成的清零电路对“时”、“分”、“秒”显示数字清零。