实验二利用MSI设计组合逻辑电路概念.docx

实验二 利用MSI设计组合逻辑电路1433XXXX一、实验目的：1．掌握组合逻辑电路的分析方法，并验证其逻辑功能。2．掌握组合逻辑电路的设计方法、并能用最少的逻辑门实现之。3. 熟悉示波器与逻辑分析仪的使用。二、实验仪器及器件： 1．数字电路实验箱、数字万用表、示波器。2．器件：74LS00,74LS197,74LS138,74LS151。三、实验预习：1．复习组合逻辑电路的分析方法。对实验中所选的组合电路写出函数式。2．复习组合逻辑电路的设计方法。对实验要求的电路，列出真值表，写出函数式，画出逻辑图，并在图上标明集成块引脚号。四．实验原理：见实验书五. 实验内容1、数据分配器与数据选择器功能相反。它是将一路信号送到地址选择信号指定的输出。如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6 、F7。其真值表如表（五）所示。试用3线．8线译码器74LS138实现该电路。将74LS197连接成八进制作为电路的输入信号源，将QDQCQB分别与A.、B、C连接，D接模拟开关，静态检测正确后，用示波器观察并记录D=1时，CP、A、B、C及F0-F7的波形。（提示：将74LS138附加控制端S1作为数据输入端，同时令S2=S3l=0，A2A1A0作为地址输入端，即可将S1送来的数据只能通过A2A1A0所指定的一根输出线反相后送出去。）（1）用proteus设计逻辑电路图如下其中，将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A、G2B接低电平，G1接高电平。Q1与A相连，Q2与B相连，Q3与C相连，由上图知A0-A7分别为数据分配器的7个输出，而A8-A11为CP、Q1、Q2、Q3的波形，逻辑分析仪显示如下（2）实验由译码器工作原理及数据分配器真值表，将试验箱中芯片由proteus中连接起来，实际图如下示波器显示如下其中，D0至D11分别为CP Q3 Q2 Q1 及F0-F7的输出，虽然顺序不一样，但对比proteus逻辑分析仪，可知该实验成功。综合真值表、proteus和实验示波器，可得最终输出波形图应为2、LU设计，在实验箱上实现用八选一数据选择器151设计一个函数发生器电路它的功能如表（四）所示。待静态测试检查电路工作正常后，进行动态测试。将74LS197连接成十六进制作为电路的输入信号源，用示波器观察并记录CP.、S1、 S0、 A、 B、Y的波形。由上图写出真值表由于8输入74LS151的数据选择只有三个输入，而显然这里有S1 S0 A B 四个变量，因此，需要将其中一个变量设置为数据输入，本实验将B设置为数据输入首先，74LS151的逻辑输出表达式为在这里，观察真值表，令A2=S1A1=S0A0=A,D0 = D7 = 0D1 = D2 = D4 = BD3 = D6 = 1D5 = 那么表达式为当时做预习实验没找到非门，就用与非门代替，用197输出16进制数，Q1 Q2 Q3分别与151上的A B C连接，E接地，X0和X7接地，X1 X2 X4接Q0，X3 X6接高电平，X5连Q0的取反。用proteus进行仿真模拟逻辑分析仪如下实验在试验中我将示波器中某些路交换了顺序，不影响结果实验箱情况由于芯片上没有直接取反的芯片，我使用了74LS00与非门进行取反示波器显示其中D0到D6分别为CP B A S0 S1 Y的波形实验中的不足：没有按书中给定的顺序显示每一路的波形，在下次的实验中将改正遇到的问题：74LS151在连线中E接口忘记接低电平，导致74LS151没有正常工作，Y始终输出低电平，由于线路繁多，花了很长时间才检查出来，以后实验将在连线过程中更加仔细。根据真值表，proteus和实验，可知该实验成功，正确波形如下3.AU设计设计一个半加半减器，输入为S,A,B,其中S为功能选择口。当S=0时，输出A+B和进位，当S=1时，输出A-B和借位。首先画出真值表由真值表可知，卡诺图化简得门电路首先利用74LS197的八进制输出端Q1、Q2、Q3作为B、A、S的输入。然后用异或门74LS86实现输出Dn。接着用74LS86实现A⊕B，再用74LS08与B实现与门输出Cn用proteus进行设计我用197输出八进，用门表示逻辑，其中A0-A5分别表示PA S A B Dn Cn其中逻辑分析仪显示如下实验中发现了问题，由于异或门74LS86和与门74LS08不能同时使用，不得不将Cn的表达式进行变换，改用两次74LS00来实现与门，波形如下实验中我漏掉了CP的波形，D0-D4依次为Q1 Q2 Q3 Dn Cn，同时我也没按顺序显示波形，下次实验将改进使用74LS138实现将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S