ARM学习资料.Cortex-M3处理器体系结构.ppt

调试跟踪端口 内核调试端口：通过内核调试寄存器进行访问，而调试访问这些寄存器时需通过 AHB-AP 端口。 系统调试端口:其调试控制和数据访问也是通过 AHB-AP 端口实现。 跟踪端口：跟踪端口的接口单元充当嵌入式跟踪宏单元（ETM）和仪表跟踪宏单元（ITM）与跟踪端口分析仪（TPA）之间的桥，跟踪数据从 ETM和 ITM 流入TPIU，并从 TPIU 流向跟踪端口， ETM 和 ITM 具有独立的 ID， 并在需要的地方将 ID封包， 然后由跟踪端口分析仪 （TPA）捕获。 开发软件支持 Keil RealView MDK：支持ARM7、ARM9和最新的Cortex-M3核处理器，自动配置启动代码，集成Flash烧写模块，强大的 Simulation设备模拟，性能分析等功能， IAR：被业界评为最佳专用开发工具。其中IAR J-Trace for Cortex-M3跟踪仿真器是世界上第一款支持ARM Cortex-M3的高速跟踪仿真器。 CooCox?：免费开源其中CoIDE为ARM?Cortex?M系列的开发者提供了一套完整的集成开发环境，包括工程管理、编辑、编译工具、调试器及一个开发者可以分享自己的代码和看法的交流平台。 RTOS支持 RTX:知名的的Keil公司。 uCOS-II：Micrium公司，用于教育和研究是免费的。 FreeRTOS：GPL(General Public License)GNU通用公共许可证。 RT-Thread：国内RT-Thread工作室开发的开源实时操作系统。 VxWorks：Wind River System（风河系统），比较高级，但是不开源。09年被因特尔收购。 模式级别 谢谢! * 注：内核面积、频率范围和功耗取决于工艺、库和优化。上面引用的数字是使用通用 TSMC 工艺技术和 ARM 物理 IP?标准单元库和RAM?的合成核心的说明。面积数字包括 CM3Core、嵌套向量中断控制器 (NVIC) 和总线矩阵，但不包括可选组件（包括内存保护单元、嵌入式跟踪宏单元、断点单元、数据检测点单元和跟踪端口接口单元）。 速度优化的实现是指为了实现目标频率性能而做出的库选择、合成流决策和折衷。面积优化的实现是指为了实现目标面积密度而做出的库选择、合成流决策和折衷。 最坏情况下测得的频率和面积 - 0.18μm 工艺 - 1.62V、125C、慢硅；0.13μm 工艺 - 1.08V、125C、慢硅 典型情况下测得的功率 - 0.18μm 工艺 - 1.8V、25C、标准硅；0.13μm 工艺 - 1.2V、25C、标准硅。 * * LR：link register PC：Program counter * * 注：当采用大端格式时，对Bit-banding别名区的访问必须以字节方式，否则访问结果不可预知。 * Copyright ? 2009 Cortex-M3处理器体系结构 版本管理 修改记录 审核记录 版本号. 作者 描述 修改日期 版本号. 职务 签名 修改日期 V01 工程师 张立为概览 Cortex-M3处理器内核 Cortex-M3处理器指令集Thumb-2 Cortex-M3嵌套向量中断控制器NVIC Cortex-M3存储器管理 存储器保护单元MPU 总线接口 调试跟踪接口 开发软件和RTOS Cortex-M3定位 从右边的图可以分析出Cortex-M3处理器 架构：ARMv7-M 指令集：Thumb-2 ARM 架构支持各种性能点上的实现。在许多细分市场中它都占有主要架构的地位。而其中Cortex-M?处理器，通过配置文件，可快速进行中断处理，适用于需要高度确定的行为和最少门数的成本、功耗敏感型设备。而Cortex-M3处理器作为其中的佼佼者，就不得不引起我们的关注。 Cortex-M3现状 NXP:LPC17000 TI-Luminary Micro:LM3S ST:STM32 Atmel:SAM3U 此四大知名厂商采用Cortex-M3处理器的设计出来的芯片，主要在于片上存储器容量、集成外设、功能模块的区别。 Cortex－M3内核方框图 Cortex-M3处理器主要包括： 处理器内核 与处理器内核紧密结合的嵌套向量中断控制器（NVIC）以实现低延迟的中断处理 存储器保护单元（MPU），可选部件MPU实现存储器保护 总线接口 调试接口 Cortex-M3性能参数 Cortex-M3处理器规范 以下引用的数字是使用通用 TSMC 工艺技术和 ARM 物理 IP?标准单元库和RAM?的合成核心的说明。 Dhrystone：整数运算能力 在1MHz频率下，每秒执行一百二十五万条指令的整数运算能力。 Corte