第5章CMOS集成电路版图设计.pptVIP

§5-1 CMOS电路的抗闩锁设计 5.1.1 CMOS电路中的闩锁效应 5.1.2 抗闩锁设计的基本原则 5.1.2 抗闩锁设计的基本原则 5.1.3 内部电路的抗闩锁设计 5.1.3 内部电路的抗闩锁设计 版图示例1 5.1.3 内部电路的抗闩锁设计 版图示例2 5.1.3 内部电路的抗闩锁设计 版图示例3 5.1.4 芯片外围电路的抗闩锁设计 5.1.4 芯片外围电路的抗闩锁设计双环结构示意图 5.1.4 芯片外围电路的抗闩锁设计输出驱动单元局部版图示例 5-1 思考题 §5-2 CMOS电路的抗静电设计 5.2.1 MOS电路抗静电设计的必要性 5.2.2 MOS电路抗静电设计思想 5.2.3电阻-二极管保护电路(1)基本原理 5.2.3电阻-二极管保护电路 (1)基本原理（续） 5.2.3电阻-二极管保护电路(2)版图示例 5.2.4 MOS晶体管保护电路(1)基本原理 5.2.4 MOS晶体管保护电路(2)版图示例 5.2.5 双极晶体管保护电路(1)基本原理 5.2.5双极晶体管保护电路(2)版图示例 5-2思考题 §5-3 CMOS数字集成电路版图实现方法 5.3.1全定制（full-custom)设计方法(1)概念及特点 5.3.1全定制（full-custom)设计方法(2)常用的CAD工具 5.3.1全定制（full-custom)设计方法(3)版图举例 5.3.2标准单元（Standard Cell）设计方法(1)概念 5.3.2标准单元（Standard Cell）设计方法(2)特点 5.3.2标准单元（Standard Cell）设计方法(3)芯片结构 5.3.2标准单元（Standard Cell）设计方法(4)标准单元库的组成 5.3.2标准单元（Standard Cell）设计方法(5)标准单元电路设计考虑 5.3.2标准单元（Standard Cell）设计方法(6)标准单元版图设计考虑 5.3.2标准单元（Standard Cell）设计方法(6)标准单元版图设计考虑 5.3.2标准单元（Standard Cell）设计方法(6)标准单元版图设计考虑 5.3.2标准单元（Standard Cell）设计方法(7)标准单元版图举例 5.3.2标准单元（Standard Cell）设计方法(8)标准单元法芯片版图设计一般过程 5.3.2标准单元（Standard Cell）设计方法(9)标准单元法设计阶段性局部版图 5.3.3门阵列（Gate Array）设计方法(1)门阵列母片 5.3.3门阵列（Gate Array）设计方法(2)门阵列法芯片设计 5.3.3门阵列（Gate Array）设计方法(3)门阵列法的特点 5.3.3门阵列（Gate Array）设计方法(4)门阵列法芯片结构 5.3.3门阵列（Gate Array）设计方法(5)内部单元阵列举例 5.3.3门阵列（Gate Array）设计方法(6)内部单元电路连线库举例 5.3.3门阵列（Gate Array）设计方法(7) I/O单元结构 5.3.4 积木块(BBL)设计方法(1)概念及特点 5.3.4 积木块(BBL)设计方法(2)芯片结构 5.3.4 积木块(BBL)设计方法(3)芯片版图实例 5.3.5可编程逻辑器件设计方法 5.3.5可编程逻辑器件设计方法 5-3 思考题 识图练习 I/O及压焊块标准单元 内部标准单元 布线通道 基本结构 I/O及压焊块标准单元 内部标准单元 布线通道 门海结构 I/O标准单元 内部标准单元 布线通道 压焊块标准单元 Staggered PAD ①符号库：单元特定符号，供逻辑图设计用。 ②拓扑库：单元高度、宽度、引出端坐标及 方向，供布局布线使用。 ③时序库：输入与输出间的时间关系及负载 特性，供时序验证用。 ④功能描述库：单元功能的描述，供功能仿真用。 ⑤版图库：单元各层掩膜图形，供制掩膜版用。 ⑥综合库：供逻辑综合用。 ⑦电路图库：单元电路图。 ①尽可能地减少单元的引出端点 （尽量内部产生） ②要获得较好的抗噪声性能 （N管和P管的比例） ③要规定一定的驱动能力 （N管和P管的尺寸） ④尽可能获得最佳的延迟时间 （级间的驱动） ①单元要符合等高原则，特别是电源和地线 应有相同高度。 单元A WA H1 VDD GND VDD GND I/O a Wa 单元B WB VDD GND H1 WC H1 H2 VDD GND I/O b Wa H2 单元C VDD GND ②