- 1、本文档共35页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA设计题目
16. 排队电路设计
内容及要求
单窗口排队机电路,给每个新来者编号,并计算队伍长度。
(1)进队、离队两个信号作为输入,当前服务号码和队长各由4个数码管显示;
(2)初始时队长0,进队号码由1顺序递增,输出编号;
(3)有人入队,长度加,有人离队长度减;
(4)工作时钟适当即可;
(5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
31. 并串变换(课堂已讲解,本次不选)
内容及要求
实现并行数据于串行数据的变换。
(1)8bit输入,串行输出,伴有串行信号msb指示
(2)数据不连续,开关模拟输入;
(3)led模拟输出;
(4)工作时钟1hz;
(5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
32. 74LS169计数器功能模块74LS169计数器功能模块进度安排:
33. 直流电机转速控制
内容及要求
(1)简单的直流电机闭环控制装置,要求电机的转速可以手动设置,然后通过调节PWM输出,使电机的转速逐步逼近用户设定的转速值;
(2)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排:
34. 30进制计数器(已删除)
内容及要求
设计一30进制计数器,输出计数值。
(1)采用系统的1k输入时钟,内部分频至2hz作为计数时钟;
(2)2个数码管显示计数值;
(3)可复位为0、置位为16;
(4)进位位点led灯;
(5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
35. 输入脉冲宽度测量
内容及要求
脉冲宽度测量电路,输出脉冲持续时间。
(1)采用系统的1M输入时钟作为测量基准;
(2)输入高电平脉冲,异步于时钟;
(3)数码管显示当前脉冲的持续时间,可复位为0;
(4)记忆至少3个测量值,靠按键回显;
(5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
36.可控信号延时电路
内容及要求
对输入信号进行延时输出,延时量由输入控制量决定。
(1)4bit数据,8bit延时控制量,最大延时256个时钟,最小1个时钟;
(2)采用的存储方式任意;
(3)要求精确延时,不得采用CPU+RAM的方式;
(4)时钟、数据靠手动输入,数据显示于数码管;
(5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
37.简单除7操作电路
内容及要求
对串行输入信号除以7运算,显示结果。
(1)串行数据输入,有起始指示,数据长度不定;
(2)内部完成除以7的操作,不得采用IP单元;
(3)采用IP验证,商值和余数值验证结果分别点灯;
(4)数码管显示当前的商值和余数值;
(5)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
38.TCP数据报提取电路
内容及要求
对输入8bitIP数据提取TCP数据报报文,保存在存储器中。
(1)8bit数据输入,IP报文数据结构,突发模式数据;
(2)由输入数据流中提取TCP报文;
(3)IP报文结构参照相应的IETF文档;
(4)单时钟设计;
(5)条件允许的话硬件验证;
(6)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
39.自动售货机电路(课堂已讲解,本次不选)
内容及要求
设计自动售货机电路,要求如下:
(1)待售物品价格1元、2元、3元、五元;
(2)只接受1元、5元、10元币值;
(3)机内存有1元零钱无限;
(4)投入钱币之前认为售货机为空闲状态;投入钱币后需要按下物品标签吐出商品;
(5)自动找零;
(6)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
40. ISA总线寄存器接口设计
内容及要求
ISA总线接口电路,数据总线8bit,寻址空间0-0x4100,完成对寄存器/SRAM的读写操作即可。
(1)异步SRAM寻址空间4K,0-4095;
(2)寄存器寻址4096-4100,寄存器由dff构成,其中4096读取的内容由外部接口送入,与写数据不同;
(3)完成全部流程:设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排:
41. 计时器电路设计(课堂已讲解,成绩受限)
内容及要求
设计时、分、秒计时器电路,数码管显示输出。
(1)输入10K精准时钟;
(2)具有时、分、秒
文档评论(0)