操作系统运的行环境.pptVIP

西安理工大学高科学院 李杨 Emai:2099007@;2.1 计算机系统的结构 2.2 中央处理机 2.3 计算机的存储结构 2.4 计算机系统的I/O系统结构 2.5 中断技术 2.6 多道程序设计技术 ; 任何系统软件都是硬件功能的延伸,并且都是建立在硬件的基础上,离不开硬件设备的支持.而操作系统更是直接依赖于硬件条件,与硬件的关系尤为密切.因此,本章主要讨论操作系统要用到的基本的硬件技术和概念.;2.1 计算机系统的结构 ; 2.2 中央处理机 ; 2.2.1 CPU的组成 ; 2.2.2 CPU的工作状态和运行现场 ;? 管态（系统态）;? 目态（用户态）;2、CPU的现场 ;3、PSW（Program Status Word）寄存器 ;M68000的程序状态字 (微机) 16位字 P20 PIC2－1 ;IBM 370 大型机的PSW程序状态字 P21 PIC2-2; 2.2.3 特权指令与非特权指令 ;2. 特权指令 在多用户的多道程序设计环境中，计算机的指令系统中的指令必须分为两部分;主存—辅存层次 目的：??好地解决了存储器的大容量要求和低 成本之间的矛盾。 根据主存、辅存的特点，可以把CPU所需 的现行程序和数据存放在存取速度快、容量有 限的主存中，供CPU直接使用，主存必须具有 与CPU相匹配的工作速度才能保证整个计算机 运算速度的提高。一般的MOS存储器（特 别是DRAM）无论从速度、容量、每位价格上 均可满足要求。; 主存—辅存构成的存储层次。从整个层次的整体上看，它具有接近主存的存取速度，又有辅存的容量和接近于辅存的每位平均价格。较好地解决了大容量和低成本的矛盾。辅存只与主存交换信息，CPU不直接访问辅存，因此，允许辅存的速度慢一些。;CACHE—主存层次 目的：弥合CPU与主存间在速度上的差异， 较好地解决了速度和成本之间的矛盾。 当今微处理器的主频已经相当高，如果 访问存储器时插入等待周期，这实际上是降 低CPU的工作速度。因此一个有效的解决办 法应运而生：在CPU和主存储器之间增设了 一级或两级高速小容量存储器，称之为高速 缓冲存储器，简称Cache。; 高速缓冲存储器的存取速度要比主存快一个数 量级，大体与CPU的处理速度相当。Cache中存放 着主存的一部分副本，可被CPU直接访问，是解决 计算机系统速度瓶颈的切实可行的办法。从CPU的 角度看，Cache——主存层次具有接近Cache的速 度、主存的容量和接近主存的每位平均价格，因 此，较好地解决了速度和成本之间的矛盾。在这个 层次中，不仅具有CPU?Cache?主存的数据通 路，还有CPU?主存的直接通路。具有这个存储层 次的计算机，必须事先把CPU在某一小段时间所要 执行的程序从主存调入Cache中，当CPU要执行这 些程序时，就直接在Cache中取存，因此，大大提 高了CPU的执行速度。; 在现代计算机中，大多数系统都同时采用上述两级存储层次，从而构成了高速缓存——主存——辅存三级存储层次的典型结构，实质上是主存——辅存和Cache——主存两个两级结构。;中 央 处 理 器;输入/输出设备与CPU信息交换时有什么问题？ 外部设备种类繁多，从工作原理来讲，可分为机械式、电动式、电子式和其它形式等几类。它们对所传输的信息的要求也各不相同，这就给计算机和外设之间的信息交换带来以下一些问题： (1)速度不匹配：CPU的速度很高，而外设的速度要低得多，而且不同的外设速度差异甚大，它们之中既有每秒钟能传送兆位数量级的硬磁盘，也有每秒钟只能打印百位字符的串行打印机或速度更慢的键盘。 (2)信号电平不匹配：CPU所使用的信号都是TTL电平，而外设大多是复杂的机电设备，往往不能用TTL电平所驱动，必须有自己的电源系统和信号电平。 (3)信号格式不匹配：CPU系统总线上传送的通常是8位、16位或32位的并行数据，而各种外设使用的信息格式各不相同。有些设备上用的是模拟量，而有些是数字量或开关量；有些设备上的信息是电流量，而有些却是电压量，有些设备采用串行方式传送数据，而有些则用并行方式。 (4)时序不匹配：各种外设都有自己的定时和控制逻辑，与计算机的CPU时序不一致。;什么是输入/输出接口？ 因此，要实现外部设备与主机之间的连接(connection)和信息交换，必须经过一个数据转换和传输的设备。这种设备，我们叫做I/O接口(interface)。;为了使CPU能适应各种各样的外设，就需要在CPU与外设之间增加一个接口电路，由它完成相应的信号转换、速度匹配、数据缓冲等功能，以实现CPU与