信号完整性分析-Read.DOC

信号完整性分析 高速数字系统设计成功的关键在于保持信号的完整，而影响信号完整性的因素主要有传输线的长度、电阻匹配及电磁干扰、串扰等。设计过程中要保持信号的完整性必须借助一些仿真工具进行仿真，通过结果对PCB布线产生指导性意见，布线完成后再提取网络，对信号进行布线后仿真，仿真没有问题后才能送出加工。 PADS的仿真工具软件HyperLynx简单实用，软件中包含两个工具LineSim和BoardSim。LineSim用在布线设计前约束布线和各层的参数、设置时钟的布线拓扑结构、选择元器件的速率、诊断信号完整性，并尽量避免电磁辐射及串扰等问题。BoardSim用于布线以后快速地分析设计中的信号完整性、电磁兼容性和串扰问题，生成串扰强度报告。区分并解决串扰问题。 信号完整性概述 在当今飞速发展的电子设计领域，高速化和小型化已经成为设计的必然趋势。与此同时，信号频率的提高、电路板的尺寸变小、布线密度加大、板层数增多而导致的层间厚度减小等因素，则会引起各种信号完整性问题。因此，在进行高速板级设计的时候就必须考虑到信号完整性问题，掌握信号完整性理论，进而指导和验证高速PCB的设计。 随着数字系统设计人员在计算机、通信系统、视频系统和网络系统中开发的时钟频率和数据速率越来越高，信号边沿不断变陡，印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要，通常当频率超过50MHz或信号上升时间Tr小于6倍传输线延时时，互连关系必须以传输线考虑，而在评定系统性能时也必须考虑印刷电路板板材的电参数。因此，高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题。 信号完整性是指信号在电路中以正确的时序和电压作出响应的能力。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC，则该电路具有较好的信号完整性。反之，当信号不能正常响应时，就出现了误触发、阻尼振荡、过冲、欠冲等造成时钟间歇振荡和数据出错信号完整性问题。 信号完整性的几个概念 主要的信号完整性问题包括串扰反射、振铃、地弹等。PCB中导线必须等效为传输线，按照传输线理论，如果源端与负载端具有相同的阻抗，反射就不会发生了。如果二者阻抗不匹配就会引起反射，负载会将一部分电压反射回源端。根据负载阻抗和源阻抗的关系大小不同，反射电压可能为正，也可能为负。如果反射信号很强，叠加在原信号上，很可能改变逻辑状态，导致接收数据错误。如果在时钟信号上可能引起时钟沿不单调，进而引起误触发。一般布线的几何形状、不正确的线端接、经过连接器的传输及电源平面的不连续等因素均会导致此类反射。另外常有一个输出多个接收，这时不同的布线策略产生的反射对每个接收端的影响也不相同，所以布线策略也是影响反射的一个不可忽视的因素。 振铃和环绕振荡 振荡就是在反复出现过冲和下冲。信号的振铃和环绕振荡由线上过度的电感和电容引起，振铃属于欠阻尼状态而环绕振荡属于过阻尼状态。信号完整性问题通常发生在周期信号中，如时钟等，振荡和环绕振荡同反射一样也是由多种因素引起的，振荡可以通过适当的端接予以减小，但是不可能完全消除。PCB板上的传输线的特征阻抗与负载阻抗不匹配时，信号到达接收端后有一部分能量将沿着传输线反射回去，使信号波形发生畸变，甚至出现信号的过冲和下冲。 串扰 在所有的信号完整性问题中，串扰现象是非常普遍的。串扰可能出现在芯片内部，也可能出现在电路板、连接器、芯片封装以及线缆上。串扰是指在两个不同的电性能之间的相互作用。产生串扰被称为入侵者，而另一个收到干扰的被称为受害者。通常，一个网络既是入侵者，又是受害者。振铃和地弹都属于信号完整性问题中单信号线的现象（伴有地平面回路），串扰则是由同一PCB板上的两条信号线与地平面引起的，故也称为三线系统。串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。过冲就是第一个峰值或谷值超过设定电压――对于上升沿是指最高电压而对于下降沿是指最低电压。下冲是指下一个谷值或峰值。过分的过冲能够引起保护二级管工作，导致过早地失效。fast状态波形尖峰处超过了4.6v。偶尔的过冲冲击（如开机时）对器件的影响不大，但经常长期性的过冲电压冲击会造成器件的损坏。 引起过冲的主要原因为驱动端的驱动能力过强，走线过长引起的反射，阻抗未匹配或电感过大等。对于过冲最常用的措施是缩短布线长度减少反射和进行源端匹配，通过仿真扫描得到一合适的阻值电阻以消除过冲。 信号延迟 电路中只能按照规定的时序接收数据，过长的信号延迟可能导致时序和功能的混乱，在低速的系统中不会有问题，但是信号边缘速率加快，时钟速率提高，信号在器件之间的传输时间以及同步时间就会缩短驱动过载、