、门电路与组合逻辑电路(w).pptVIP

5.7 译码器（Decoder） 编码的逆过程，将二进制代码翻译为原来的含义 一、二进制译码器 (Binary Decoder) 输入 n 位二进制代码 如： 2 线 — 4 线译码器 3 线 — 8 线译码器 4 线 — 16 线译码器 A0 Y0 A1 An-1 Y1 Ym-1 二进制 译码器 … … 输出 m 个 信号 m = 2n 1. 3位二进制译码器 ( 3 线 – 8 线) 真值表 函数式 A0 Y0 A1 A2 Y1 Y7 3 位 二进制 译码器 … 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3 线 - 8 线译码器逻辑图 0 0 0 — 输出低电平有效 工作原理： 1 1 1 1 1 1 0 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2 A2 A1 A1 A0 A0 1 1 1 1 1 1 A2 A1 A0 0 0 1 1 1 1 1 0 1 1 1 0 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 半导体显示(LED) 液晶显示(LCD) 共阳极 每字段是一只 发光二极管 三、显示译码器 数码显示器 a e b c f g d a b c d e f g R + 5 V Ya A3 A2 A1 A0 +VCC +VCC 显示 译码器 共阳 Yb Yc Yd Ye Yf Yg 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 1 1 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 0 0 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 — 低电平驱动 0 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 共阴极 a b c d e f g R +5 V Ya A3 A2 A1 A0 +VCC 显示 译码器 共阴 Yb Yc Yd Ye Yf Yg — 高电平驱动 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 0 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 a e b c f g d 驱动共阴极数码管的电路 — 输出高电平有效 Ya Yb Yc Yd Ye Yf Yg A3 A2 A1 A0 ≥1 ≥1 1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 1 1 1 驱动共阳极数码管的电路 A3 A2 A1 A0 Ya Yb Yc Yd Ye Yf Yg — 输出低电平有效 1 1 1 1 1 以下为自学 CMOS逻辑门电路是由N沟道MOS管和P沟道MOS管互补而成。 三、CMOS门电路 1．CMOS与非门 三、其他的CMOS门电路 1．CMOS或非门 当EN=1时，TP2和TN2同时截止，输出为高阻状态。 所以，这是一个低电平有效的三态门。 3 ．CMOS三态门 工作原理： 当EN=0时，TP2和TN2同时导通，为正常的非门，输出 优点： （1）CMOS电路的功耗很小，一般小于1 mW/门； （2）电源电压范围宽，便于与其他电