UART串口数据接收器课程设计报告.doc

课程设计报告 课 程 EDA技术与应用 题 目 UART串口数据接收器 院 系 物理与电子工程学院 年 级 专 业 电子信息工程 班 级 3班 学 号 学生姓名 指导教师 设计时间 2010.12 摘 要 UART(Universal Asynchronous Receiver Transmitter通用异步收发器)是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。通过应用 EDA技术,基于 CPLD/ FPGA器件设计与实现 UART的波特率产生器、UART发送器和接收器及其整合电路,目的是熟练运用 VHDL语言,掌握FPGA芯片的使用。波特率发生器、接收器和发送器是UART的三个核心功能模块，利用VHDL语言对这三个功能模块进行描述并加以整合，通过MaxPlusII仿真，用C++编写串口调试程序进行验证，其结果完全符合UART协议的要求和预期的结果。 关键词：UART；串行通讯；VHDL语言；CPLD；仿真 目录 第一章 课题概述 - 3 - 1.1 课题背景 - 3 - 1.2 课题目的与意义 - 3 - 第二章 相关理论与技术 - 4 - 2.1 UART相关内容简介 - 4 - 2.1.1复杂可编程逻辑器件FPGA简介 - 4 - 2.1.2 RS-232介绍 - 4 - 2.1.3 VHDL简介 - 5 - 2.2 UART协议介绍 - 6 - 2.3 硬件结构设计 - 7 - 2.4软件设计 - 7 - 2.5开发板介绍 - 8 - 第三章 课题详细设计与实现 - 9 - 3.1 UART的整体设计 - 9 - 3.2 波特率发生器 - 11 - 3.2.1波特率介绍 - 11 - 3.2.2波特率的分频计算 - 11 - 3.3 接收模块设计 - 12 - 3.3.1接收模块原理 - 12 - 3.3.2接收模块仿真图 - 12 - 3.4 串口调试软件 - 13 - 3.5功能测试 - 14 - 总 结 - 16 - 参考文献 - 18 - 第一章 课题概述 1.1 课题背景 UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议。波特率发生器、接收器和发送器是UART的三个核心功能模块，利用VHDL语言对这三个功能模块进行描述并加以整合UART（即Universal AsynchronousReceiver Transmitter 通用异步收发器）是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。串行外设用到RS232-C异步串行接口，一般采用专用的集成电路即UART实现。如8250、8251、NS16450等芯片都是常见的UART器件，这类芯片已经相当复杂，有的含有许多辅助的模块（如FIFO），有时我们不需要使用完整的UART的功能和这些辅助功能。或者设计上用到了FPGA/CPLD器件，那么我们就可以将所需要的UART功能集成到FPGA内部。使用VHDL或Veriolog -HDL将UART的核心功能集成，从而使整个设计更加紧凑、稳定且可靠。本文应用EDA技术，基于FPGA/CPLD器件设计与实现UART。 1.2 课题目的与意义 实际应用上，有时我们不需要使用完整的UART的功能和这些辅助功能。使用HDL将所需要的UART的核心功能集成到FPGA／CPLD内部，就可以实现紧凑、稳定且可靠的UART数据传输。FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 VHDL简介VHD