Verilog 建模技巧之 低级建模思路.pdfVIP

VerilogHDL 建模技巧 ：低级建模 仿顺序操作 · 思路篇 1 /akuei2 VerilogHDL 建模技巧 ：低级建模 仿顺序操作 · 思路篇 2 书语： 书语： 书书语语：： “低级建模”是针对入门或者新手提出的一种“设计思路”。我们知道FPGA执行的概念是“并 4 行”，但是在入门众多的实验中，高达 成的实验都是“顺序操作”的执行概念。假设一个比 较经典的例子“流水灯”实验。如果利用单片机设计流水灯的驱动程序，是非常简单，我们 只要，建立延迟函数，移位函数，和一个大循环，就可以实验流水灯效果。 但是换做另一个环境如（CPLD/FPGA）的平台上，实验复杂的流水灯效果。在“并行”概念 上，设计这样一个驱动程式，会使得初学者上力不接下力。我们可以考虑这样一个问题：“用 CPLD/FPGA ? 什么办法，不失 的 并行性 ，而且还可以轻松实现 顺序操作 ” 在网上个多的论坛，时常可以看见很多新手求救关于这方面的问题，笔者也是如此，所以笔 者才决定写这本笔记。 还有一种问题，就是编程风格的问题。VerilogHDL语言对初学者来说，编程风格是最一个大 10 难题的。有这样冷笑话流传在新手之间流传：“ 如果一个新手写十个驱动程式，会超过 个 不同的编程风格 ”。这也难怪的，要建立一个编程风格真的不简单，即使是写了多年经验， 也不见得会有编程风格。然而低级建模有固定的模板格式，可以帮助新手们建立“风格”的 概念。 除此之外，“低级建模”对“仿顺序操作”是简洁的，不同于一般的编程，滥用了“状态机” 来达到效果。“状态机”在仿顺序操作上，虽然有很大的效果，但是“状态机”对资源的消耗， 和“代码的臃肿”都是可见的。“低级建模”在“仿顺序操作”上，使用“步骤”的概念，就 如我们食饭的时候，首先饭来张口，然后慢慢的咽，最后才吨进食道，就这样一个动作就结 束。要吃另一口饭的时候，再重复这个动作。（如果吃饭换做是状态机，事物可能会永远卡在 食道） 目前笔记也只是写了“低级建模”的“思路篇”而已，因为笔者考虑到自身资格和经验的问 题，笔记的续文非常不适宜。但是笔者认为这已经是足够了，因为笔记的内容可以很好的帮 到初学者，从另一个角度去认识VerilogHDL建模技巧。 笔者的话： 还记得自己初次接触VerilogHDL语言时候的感觉吗？曾经有没有因经历失败而灰心呢？ 如此过来的人，偶尔会回忆，会觉得入门（初学）时的心情是最真实的。即使现在，挫折中， 迷失中，混沌中。只要回忆当时，就有继续的勇气 /akuei2 VerilogHDL 建模技巧 ：低级建模 仿顺序操作 · 思路篇 3 前言： 前言： 前前言言：： 再过不久就要毕业了，毕业后就要上班，所以呀学习的时间确实比以前少了许多。不过这不 是重点，我发觉自己的“自学”程度已经达到某种的限制，再也提升不了多少，是时候换换 环境。故一在此之前写下一本关于VerilogHDL 心得的学习笔记。 Verilog HDL V 每一本笔记的开始都有一个初衷：在早期练习 语言（以下简称 语言），有一 种莫名的奇怪感觉。相信很多初学者曾经有过这样的感觉 V 我对这感觉执着很久，似乎要揭开什么！？我以简单的模块，进行了许多样的 语言编程风 格，最后我发现有一套很简单而且非常“有效”的方法，我称为“低级建模”。 一开始，我对这与这方法没有任何“准则”要遵守而非常茫然，要我消耗了很长时间才建立 起最基本的“准则”。经过许多的实验，惊讶的发现该方法对于“仿顺序操