EDA第4章 VDL并行语句--(4.6).pptVIP

4.6 VHDL并行语句(Concurrent Statements) 相对于传统的软件描述语言，并行语句结构是最具VHDL特色的。在VHDL中，并行语句具有多种语句格式，各种并行语句在结构体中的执行是同步进行的，或者说是并行运行的，其执行方式与书写的顺序无关。在执行中，并行语句之间可以有信息往来，也可以是互为独立、互不相关、异步运行的(如多时钟情况)。 每一并行语句内部的语句运行方式可以有两种不同的方式，即并行执行方式(如块语句)和顺序执行方式(如进程语句)。因此，VHDL并行语句勾画出了一幅充分表达硬件电路的真实的运行图景。 图4.6.1所示的是在一个结构体中各种并行语句运行的示意图。这些语句不必同时存在，在每一语句模块都可以独立异步运行，模块之间并行运行，并通过信号来交换信息。 请注意，VHDL中的并行运行有多层含义，即模块间的运行方式可以有同时运行、异步运行、同步运行等方式，从电路的工作方式上可以包括组合逻辑运行方式、同步逻辑运行方式和异步逻辑运行方式等。 如图4.6.1所示的结构体中的并行语句主要有七种： 并行信号赋值语句(CONCURRENT SIGNAL ASSIGNMENTS) 进程语句(PROCESS STATEMENTS) 块语句(BLOCK STATEMENTS) 条件信号赋值语句(SELECTED SIGNAL ASSIGNMENTS) 元件例化语句(COMPONENT INSTANTIATIONS) 生成语句(GENERATE STATEMENTS) 并行过程调用语句(CONCURRENT PROCEDURE CALLS) 并行语句在结构体中的使用格式如下： ARCHITECTURE 结构体名 OF 实体名 IS 说明语句； BEGIN 并行语句； END ARCHITECTURE 结构体名； 块(BLOCK)语句是一种将结构体中的并行描述语句进行组合的方法，它的主要目的是改善并行语句及其结构的可读性，或是利用BLOCK的保护表达式关闭某些信号。 BLOCK语句的表达格式如下： 块标号：BLOCK [(块保护表达式)] [IS] 接口说明； 类属说明； BEGIN 并行语句； END BLOCK [块标号]； BLOCK的应用可使结构体层次鲜明，结构明确。利用BLOCK语句可以将结构体中的并行语句划分成多个并列方式的BLOCK，每一个BLOCK都像一个独立的设计实体，具有自己的类属参数说明和界面端口，以及与外部环境的衔接描述。 … ENTITY GAT IS GENERIC(L_TIME：TIME；S_TIME：TIME)； --类属说明 PORT (B1，B2，B3：INOUT BIT)； --结构体全局端口定义 END ENTITY GAT； ARCHITECTURE ART OF GAT IS SIGNAL A1：BIT； --结构体全局信号A1定义 BEGIN BLK1：BLOCK IS --块定义，块标号名是BLK1 GENERIC (GB1，GB2：TIME)； --定义块中的局部类属参量 GENERIC MAP (GB1=L-TIME，GB2=S-TIME)； --局部端口参量设定 PORT (PB1：IN BIT；PB2：INOUT BIT)； --块结构中局部端口定义 POTR MAP(PB1=B1，PB2=A1)； --块结构端口连接说明 CONSTANT DELAY：TIME:=1 ms； --局部