第7讲_ARM中断机制.pptVIP

第七讲 ARM中断机制 计算机专业核心课程之一 * 异常 只要正常的程序流被暂时中止，处理器就进入异常模式。例如响应一个来自外设的中断。在处理异常之前，ARM内核保存当前的处理器状态（CPSR-SPSR），这样当处理程序结束时可以恢复执行原来的程序（SPSR-CPSR）。 如果同时发生两个或更多异常，那么将按照一定的顺序来处理异常，也即“异常优先级”的处理。 * 异常类型 返回指令 之前的状态 备注 ARM R14_x Thumb R14_x BL MOV PC,R14 PC+4 PC+2 此处PC为BL，SWI，为定义的指令取指或预取指中止指令的地址 软件中断 SWI MOVS PC,R14_svc PC+4 PC+2 未定义的指令 MOVS PC,R14_und PC+4 PC+2 预取指中止 SUBS PC,R14_abt,#4 PC+4 PC+4 快中断 SUBS PC,R14_fiq,#4 PC+4 PC+4 此处PC为由于FIQ或IRQ占先而没有被执行的指令的地址 中断 SUBS PC,R14_irq,#4 PC+4 PC+4 数据中止 SUBS PC,R14_abt,#8 PC+8 PC+8 此处PC为产生数据中止的装载或保存指令的地址。 复位 无 — — 复位时保存在R14_svc中的值不可预知。 注意：“MOVS PC,R14_svc”是指在管理模式执行MOVS PC,R14指令。“MOVS PC,R14_und”、“SUBS PC,R14_abt,#4”等指令也是类似的。 异常入口/出口 * 如果异常处理程序已经把返回地址拷贝到堆栈，那么可以使用一条多寄存器传送指令来恢复用户寄存器并实现返回。 SUB LR,LR,#4 ;计算返回地址 STMFD SP!,{R0-R3,LR} ;保存使用到的寄存器 . . . LDMFD SP!,{R0-R3,PC}^ ;中断返回 中断处理代码的开始部分和退出部分 异常入口/出口 * 如果异常处理程序已经把返回地址拷贝到堆栈，那么可以使用一条多寄存器传送指令来恢复用户寄存器并实现返回。 SUB LR,LR,#4 ;计算返回地址 STMFD SP!,{R0-R3,LR} ;保存使用到的寄存器 . . . LDMFD SP!,{R0-R3,PC}^ ;中断返回 中断处理代码的开始部分和退出部分 异常入口/出口 注意：中断返回指令的寄存器列表（其中必须包括PC）后的“^”符号表示这是一条特殊形式的指令。这条指令在从存储器中装载PC的同时（PC是最后恢复的），CPSR也得到恢复。这里使用的堆栈指针SP（R13）是属于异常模式的寄存器，每个异常模式有自己的堆栈指针。这个堆栈指针应必须在系统启动时初始化。 * 在异常发生后，ARM9内核会作以下工作： 1、在适当的LR中保存下一条指令的地址，当异常入口来自： ARM状态，那么ARM内核将当前指令地址加4或加8复制（取决于异常的类型）到LR中； 为Thumb状态，那么ARM内核将当前指令地址加2、4或加8 （取决于异常的类型）复制到LR中；异常处理器程序不必确定状态。 进入异常 * 在异常发生后，ARM9内核会作以下工作： 进入异常 2.将CPSR复制到适当的SPSR中； 3. 将CPSR模式位强制设置为与异常类型相对应的值； 4.强制PC从相关的异常向量处取指。 ARM9内核在中断异常时置位中断禁止标志，这样可以防止不受控制的异常嵌套。 【注】异常总是在ARM状态中进行处理。当处理器处于Thumb状态时发生了异常，在异常向量地址装入PC时，会自动切换到ARM状态。 * 程序A IRQ服务程序 系统模式 IRQ模式 程序 寄存器组 1. 程序在系统模式下运行用户程序，假定当前处理器状态为Thumb状态、允许IRQ中断； 2. 用户程序运行时发生IRQ中断，硬件完成以下动作： LR_sys SPSR_irq LR_irq LR PC CPSR SPSR SYS 1 ? 0 . . . ? ? ? ? MOD T F I . . . N Z C V 置位I位（禁止IRQ中断） 清零T位（进入ARM状态） 设置MOD位，切换处理器模式至IRQ模式 将下一条指令的地址存入IRQ模式的LR寄存器 将CPSR寄存器内容存入IRQ模式的SPSR寄存器 将跳转地址存入PC，实现跳转 IRQ 0 ? 1 . . . ? ? ? ? BackAddr JumpAddr Jump SYS 1 ? 0 . . . ? ? ? ? “?”表示对该位不关心 进入异常 * 退出异常 当异常结束时，异常处理程序必须： 1）将LR（ R14 ）