数字逻辑电路的竞争与险象分析.pdfVIP

电 子 工 艺 技 术 第 24 卷第 4 期 　　　　　　　　　　　　　　　　　　　　Electronics Process Technology 　　　　　　　　　　　　　　2003 年 7 月 　 170 数字逻辑电路的竞争与险象分析 库少平 ,胡伟莉 (武汉理工大学 ,湖北 　武汉 　430070) 摘 　要 :对于数字逻辑电路 , 由于外界多个输入信号的同时改变 , 以及 自身电路的传输延迟 ,因 而普遍存在竞争现象 。本文全面分析组合逻辑电路和时序逻辑电路中竞争出现的条件 ,对于会导 致险象的临界竞争 ,针对不同的逻辑电路类型分别指出消除险象的具体措施 。所得结论对数字逻 辑电路分析和设计具有一定指导作用 。 关键词 :数字逻辑电路 ;竞争 ;险象 中图分类号 :TN79 + 1 　　　文献标识码 :A 　　　文章编号 :1001 - 3474(2003) 04 - 0170 - 02 Analysis on Race and Hazard of Digital Logic Circuits KU Shao - ping , HU Wei - li ( Wuhan University of Technology ,Wuhan 　430070 ,China) Abstract :Race is a universal phenomenon existing in digital logic circuits due to the simultaneous change of two or more input signals and the transfer delay of logic circuits. The conditions in which race will occur are analyzed for combinational logic circuits and sequential logic circuits. Relative methods are presented to elimi nate hazard resulted by critical race according to different types of logic circuits. The conclusion is useful for analysis and design of logic circuits. key words :Digital logic circuits ;Race ; Hazard Document Code :A 　　　Article ID :1001 - 3474(2003) 04 - 0170 - 02 ( 　　数字逻辑电路分为组合逻辑电路 以下简称组 测 。对于输出端出现多余尖脉冲这种险象 , 因为是 ) ( ) 合电路 和时序逻辑电路 以下简称时序电路 两大 一种暂时错误 , 并会 自动恢复正常 , 经常可不予考 ( 类 ,时序逻辑电路又分为同步时序逻辑电路 以下简 虑 ,但当对电路稳定性及可靠性要求较高时 ,则应该 ) ( 称同步电路 和异步时序逻辑电路 以下简称异步电