八章 可编程逻辑器件.ppt

8.4.2 GAL器件的基本结构 以普通型GAL16V8为例，说明GAL器件的结构组成。 ? 提供输出信号和反馈信号，后者包括本级和相邻级。 ??? 输出缓冲器（右边8个） ????? 对输入信号提供原变量和反变量，并送到与门阵列。 输入缓冲器（左边8个） 8.4.2 GAL器件的基本结构 ??????? 可以提供触发器打入时钟信号；也可以选择为电位信号模式。 ??? 时钟输入信号缓冲器（引脚1） ??????? 本级输出或相邻级输出作为输入信号送到与门阵列，以便产生乘积项。 ??? 输出反馈/输入缓冲器 （中间8个） ??????? 8×8=64个与门组成，最多形成64个乘积项，每个与门有32条输入线（16个原变量，16个反变量），但每一个变量在编程时只能取其一，故每个与门（一个乘积项）的实际最大变量数为16。 ??? 与门阵列 ??????? 用来提供输出三态门的控制使能信号。 ??? 输出选通信号缓冲器（引脚11） 8.4.2 GAL器件的基本结构 ??????? 共8个，每个OMLC是一个逻辑单元，其中有或门、触发器、多路开关，通过编程，GAL16V8最多有16个引脚作为输入端，8个输出端。 ??? 输出逻辑宏单元（OLMC） 8.4.2 GAL器件的基本结构 返回 8.4.3 输出逻辑宏单元（OLMC） 一、结构 8.4.3 输出逻辑宏单元（OLMC） 每个OLMC中有一个或门。或门有8个输入，每个输入是由与门阵列输出的一个乘积项，而或门输出是8个乘积项之和。??? 当乘积项之和多于9个时，采用异或门来控制或门输出信号的极性。即当XOR(n)=1时，异或门起反向器的作用，将或门输出信号变反。这相当于把或运算变为等价的与运算，从而解决了或门输入端数目少的问题。 【例】用OLMC中的或门实现逻辑函数 8.4.3 输出逻辑宏单元（OLMC） O=A+B+C+D+E+F+G+H+I [解] 只有一个乘积项，在与门阵列中用一个与门即可实现。将与门的输出送到或门的一个输入端，并使异或门的XOR(n)=1，相当于或门求反： O=A+B+C+D+E+F+G+H+I 8.4.3 输出逻辑宏单元（OLMC） 有一个触发器 触发器可用来保存组合逻辑函数输出值。一片GAL16V8共有8个触发器。 8.4.3 输出逻辑宏单元（OLMC） 4个多路开关 极性多路开关PTMOX：控制第一乘积项反向。 三态多路开关TSMUX：控制三态门输出。 反馈多路开关FMUX：控制反馈信号来源。 输出多路开关OMUX：控制直接由组合电路输出还 是寄存器输出。 8.4.3 输出逻辑宏单元（OLMC） 二、工作模式 1、OLMC的结构控制字 用户通过结构控制字来确定OLMC的五种结构，五种结构可以归纳为三种工作模式。 8.4.3 输出逻辑宏单元（OLMC） OLMC输出配置控制表 低有效 寄存器输出 0 1 0 0 高有效 0 1 0 1 高有效 0 1 1 1 低有效 组合输出 0 1 1 0 高有效 1 1 1 1 低有效 所有输出为组合输出 1 1 1 0 高有效 1 0 0 1 低有效 所有输出为组合输出 1 0 0 0 输入模式 1 0 1 备注 输出极性 配置功能 SYN AC0 AC1(n) XOR(n) 简单模式 8.4.3 输出逻辑宏单元（OLMC） 寄存器模式 复合模式 返回 * 第八章 可编程逻辑器件 第八章 可编程逻辑器件 8.1 概述 8.2 可编程逻辑阵列PLA 8.4 通用阵列逻辑GAL 8.3 可编程阵列逻辑PAL 8.6 现场可编程门阵列FPGA器件 8.7 PLD的编程 8.5 可擦除的可编程逻辑器件(EPLD) 8.8 在系统编程技术 8.1 概述 可编程逻辑器件PLD（Programmable Logic Devices)：指用户可以编程的器件。 数字集成电路 通用型 专用型 8.1.1 PLD的种类 8.1.2 PLD逻辑表示法 返回 PROM和EPROM 可编程逻辑阵列PLA（Programmable