子计画四考量制程变异之类比积体电路布局自动化技术.pdf

行政院國家科學委員會專題研究計畫 成果報告 結合製程變異、良率與佈局考量的前瞻類比積體電路設計 自動化系統--子計畫四：考量製程變異之類比積體電路佈 局自動化技術(I) 研究成果報告(精簡版) 計 畫 類 別 ： 整合型 計 畫 編 號 ： NSC 99-2221-E-008-106- 執 行 期 間 ：99年08月01日至 100年07月31日 執 行 單 位 ：國立中央大學電機工程學系 計 畫 主 持 人 ： 陳泰蓁 計畫參與人員： 碩士班研究生-兼任助理人員：賴弼廷 碩士班研究生-兼任助理人員：王彥文 碩士班研究生-兼任助理人員：蔡昀芷 碩士班研究生-兼任助理人員：李家儀 碩士班研究生-兼任助理人員：林昶甫 碩士班研究生-兼任助理人員：張奕淳 碩士班研究生-兼任助理人員：謝崇暉 博士班研究生-兼任助理人員：李泰鋐 報 告 附 件 ： 出席國際會議研究心得報告及發表論文 公 開 資 訊 ： 本計畫涉及專利或其他智慧財產權，2年後可公開查詢 中 華 民 國 100 年 10月 31 日 中文摘要： 隨著類比積體電路佈局的複雜度提高，設計者必須花費更多時 間在處理繞線（routing ）問題，其中一項重要的課題即是導線 電流密度的限制。因為設計者疏失或是電路平面上障礙物之間 的通道寬度限制而導致電路導線過細，使得導線上的電流密度 過高，而造成電子遷移（electromigration ）現象，進而產生開 路或短路的情況，使電路產生永久性的損毀。但是如果恣意地 放大導線寬度以降低電流密度，又會導致導線面積過大、佔用 過多的繞線資源。 本計畫提出一個考量電子遷移現象以及障礙物之間通道寬度限 制的類比積體電路繞線自動化技術。首先，根據起始節點、目 標節點以及障礙物建立一個修正的生成圖（modified spanning graph ）。接著，利用此生成圖快速找到每對起始節點與目標節 點的最短路徑。再來，找出每對起始節點與目標節點的備用路 徑，此路徑會用來避免繞線經過最壅擠的通道寬度限制區域。 最後，利用線性規劃（linear programming ）分配每對起始節點 與目標節點的繞線路徑及決定其導線寬度以找出符合通道寬度 限制且導線面積最小的繞線結果。 英文摘要： As the complexity of the layout of analog ICs increases, designers must spend more effort in dealing with the routing problem. A main issue is the constraint of wire current density. Because the negligence of circuit designers or the channel width constraints