降低系统芯片中跨时钟域设计和验证复杂度的方法methodfor.pdf

第33 卷第11 期 通 信 学 报 Vol.33 No. 11 2012 年11 月 Journa l on Communications November 2012 doi:10.3969/j .issn.1000-436x.2012.11.0 19 降低系统芯片中跨时钟域设计和验证复杂度的方法 1 2 2 2 2 2 刘丹 ，冯毅 ，党向磊 ，佟冬 ，程旭 ，王克义 （1. 北京大学深圳研究生院，广东深圳 518055 ；2. 北京大学微处理器研发中心，北京 100871） 摘 要：在系统芯片设计中，直接采用现有的跨 时钟域信号处理方法不仅设计复杂度高而且验证难度大。为了解 决这个问题，将跨时钟域设计与功能设计完全分离，在每个通信接口部件中采用独立的、专用的跨时钟域处理模 块统一解决跨时钟域信号的传输问题，并通过封装点对点通信接口和合并处理同一方向的跨时钟域信号，将需要 处理的跨时钟域信号的数量减少为方向相反的2 组。实验结果表明，该方法能够有效降低跨时钟域设计的验证难 度和系统芯片的设计复杂度，并且不会明显增加功能部件的传输延迟和面积开销。 关键词：系统芯片；跨时钟域设计；验证复杂度；通信接口 中图分类号：TP302 文献标识码：B 文章编号：1000-436X(2012)11-0151-08 Method for reducing the complexity of clock domain crossing design and its verification in system-on-chips 1 2 2 2 2 2 LIU Dan , FENG Yi , DANG Xiang-lei , TONG Dong , CHENG Xu , WANG Ke-yi (1. ShenZhen Graduate School, Peking University, Shenzhen 518055, China; 2. Microprocessor Research Development Center, Pekin niversity, Beijing 100871, China) Abstract: Existing methods for clock domain crossing (CDC) design were used directly in a system-on-chip (SoC), which result in high design and verification complexity. To solve this problem, a design method was proposed. It sepa- rated CDC design completely from functional design and transmits all the CDC signals in an IP design with the help of an independent and dedicated CDC proc