原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字时钟c语言代码
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY SECOND1 IS
PORT(CLKS,CLR:IN STD_LOGIC;
SECS,SESG:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
COUT1:OUT STD_LOGIC);
END SECOND1;
ARCHITECTURE S OF SECOND1 IS
BEGIN
PROCESS(CLKS,CLR)
VARIABLE SS,SG:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE CO:STD_LOGIC;
BEGIN
IF CLR=1 THEN SS:=0000;SG:=0000;
ELSIF CLKSEVENT AND CLKS=1 THEN
IF (SS=0101) AND (SG=1001) THEN
SS:=0000;SG:=0000;CO:=1;
ELSIF SG1001 THEN
SG:=SG+1;CO:=0;
ELSIF SG=1001 THEN
SG:=0000;SS:=SS+1;CO:=0;
END IF;
END IF;COUT1=CO;
SECS=SS;
SESG=SG;
END PROCESS;
END S;
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY MIN1 IS
PORT(CLKM,CLR:IN STD_LOGIC;
MINS,MING:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0);
ENMIN,ALARM:OUT STD_LOGIC);
END MIN1;
ARCHITECTURE M OF MIN1 IS
BEGIN
PROCESS(CLKM,CLR)
VARIABLE MS,MG:STD_LOGIC_VECTOR(3 DOWNTO 0);
VARIABLE SO,ALM:STD_LOGIC;
BEGIN
IF CLR=1 THEN MS:=0000;MG:=0000;
ELSIF CLKMEVENT AND CLKM=1 THEN
IF (MS=0101) AND (MG=1001) THEN
MS:=0000;MG:=0000;SO:=1;ALM:=1;
ELSIF MG1001 THEN
MG:=MG+1;SO:=0;ALM:=0;
ELSIF MG=1001 THEN
MG:=0000;MS:=MS+1;SO:=0;ALM:=0;
END IF;
END IF;
ALARM=ALM;
ENMIN=SO;
MINS=MS;
MING=MG;
END PROCESS;
END M;
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY HOUR1 IS
PORT(CLKH,CLR:IN STD_LOGIC;
HOURS,HOURG:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));
END HOUR1;
ARCHITECTURE H OF HOUR1 IS
BEGIN
PROCESS(CLKH,CLR)
VARIABLE HS,HG:STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
IF CLR=1 THEN HS:=0000;HG:=0000;
ELSIF CLKHEVENT AND CLKH=1 THEN
IF (HS=0010) AND (HG=0011) THEN
HS:=0000;HG:=0000;
ELSIF HG1001 THEN
HG:=HG+1;
ELSIF HG=1001 THEN
HG:=0000;HS:=HS+1;
END IF;
END IF;
HOURS=HS;
HOURG=HG;
END PROCESS;
END H;
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY JIAO
文档评论（0）