第7讲 51系并行输入输出端口(通用IO)控制.pptVIP

第3讲 MCS-51系列通用I/O控制 3.1 I/O口在MCS-51单片机中的引脚位置 3.2 I/O口在MCS-51单片机中的作用 3.3 I/O口内部电路结构及作用 3.4 P1口的应用(1) 3.5 P1口的应用(2) 3.1 I/O口在MCS-51单片机中的引脚位置 I/O口: 单片机I/O（Input/Ouput）端口，称为I/O接口（简称为I/O口）或称为I/O通道或I/O通路. MCS-51系列单片机有4个双向8 位I/O口(P0～P3),共32根I/O引线. P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 VSS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 8031 8051 8751 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 21 22 23 24 VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/Vpp ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 返回本节 3.2 I/O口在MCS-51单片机的作用 I/O端口是单片机与外围器件或外部设备实现控制和信息交换的桥梁。 数据总线（DB） 8位由P0提供 地址总线（AB）16位由P2提供高8位 P0提供低8位 控制总线（CB）控制线+P3 DB AB 地址锁存器 CB I/O A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RESET P3.0 P3.1 P3.3 P3.4 P3.5 P3.6 P3.7 VSS VCC P0.0 P0.1 P0.2 P0.3 P0.5 P0.6 P0.7 EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P3.2 P0.4 返回本节 3.3 I/O口内部电路结构及作用 一、I/O口内部电路结构组成： 每个口具有: 1个锁存器(即特殊功能寄存器, 8个锁存器构成P0-P3) 1个驱动器(P0口:2个) 2个三态缓冲器(P3口:3个) P0口: 1个锁存器(即8个锁存器构成特殊功能 寄存器P0) 2个驱动器: 2个场效应管组成驱动电路 2个三态缓冲器 1个与门 1个反相器 1个模拟转换开关:MUX VCC P0.X 锁存器 读锁存器 地址/数据 控制CB D 读引脚 写锁存器 内部总线 Q Q MUX T2 P0.X T1 CL VCC 返回本节 3.3 I/O口内部电路结构及作用 地址/数据(AB/DB)分时复用功能: 当PO口作为地址/数据(AB/DB)分时复 用总线时,分为两种情况: 1.从P0口输出地址或数据 控制信号应为高电平“1”（ CB=1 ） 转换开关MUX把反相器的输出端与T2 接通，同时把与门打开： 输入AB/DB=‘1’ ，T1(+),T2(-), 输出‘1’ 输入AB/DB=‘0’ ，T1(-),T2(+), 输出‘0’ 2.从P0口输入数据 引脚信息通过“读引脚”缓存器进入内部总线。 VCC P0.X 锁存器 读锁存器 地址/数据 控制CB D 读引脚 写锁存器 内部总线 Q Q MUX T2 P0.X T1 CL VCC 返回本节 3.3 I/O口内部电路结构及作用 通用I/O接口功能: 当PO口作为通用I/O接口时,也分为两种情况: 1.从P0口输出地址或数据 控制信号应为低电平“0”（ CB=0 ） 转换开关MUX把输出端与锁存器 接通，同时与门输出为0，使T1截止： 当写脉冲加在锁存器时钟端CLK时，与内部 总线相连的D段数据取反后出现在Q端，又 经T2反相，正好是内部总线的数据。 ！CB=0，作I/O口线,T1(-),需外接上拉电阻 2.从P0口输入数据 引脚信息通过“读引脚”缓存器进入内部总线 ！输入数据时，由于引脚状态无法确定，应先向口写“1”，使T1、T2均截止，引脚处