3-计算机的逻辑部件02.pptVIP

* * * * * * * * * * * * * * 前面讲的小规模集成电路，一般买来是什么功能就是定的，不能当别的用。阵列逻辑电路则不同，经常是用户可以现场修改和变换的。 阵列逻辑电路：是指逻辑元件在硅芯片上以阵列形式排列的 器件。 优点：设计方便、半导体芯片面积小、产品成品率高、用户可以编程、使用灵活，减少系统的硬件规模等。 最大的优点是：能够实现组合逻辑和时序逻辑电路的功能，基本组成是由 与，或两级阵列组成的， 1.4、数据选择器 双通道四选一数据选择器 S0,S1：通道选择信号 D0～D3:输入数据 E:使能端 输出Y 数据选择器通过“与或”门 或“与或非”门实现电路。 输出Y 计算机的逻辑部件 1、组合逻辑电路（没有记忆功能） 1.1、加法器 1.2、算术逻辑单元 1.3、编码器、译码器 1.4、数据选择器 2、时序逻辑电路（具有记忆功能） 2.1、触发器 2.2、寄存器 2.3、计数器 3、阵列逻辑电路（集成电路） 时序逻辑电路： 逻辑电路的输出状态不但和当前的输入状态有关，而且还与以前的输入状态有关。 因此，时序逻辑电路必须具备存储电路，即要包含具有记忆功能的电子器件──触发器。 触发器是时序电路内存储数据的记忆元件，构成时序电路基础。 触发器和一些控制门可以组成寄存器、暂存器、移位寄存器、计数器等基本的时序逻辑电路。 2、时序逻辑电路 计算机的逻辑部件 1、组合逻辑电路（没有记忆功能） 1.1、加法器 1.2、算术逻辑单元 1.3、编码器、译码器 1.4、数据选择器 2、时序逻辑电路（具有记忆功能） 2.1、触发器 2.2、寄存器 2.3、计数器 3、阵列逻辑电路（集成电路） 基本 R S 触发器：有两个相互交叉耦合的或非门组成（与非门也可以）。 输出有两种可能的状态：0、1； 输出状态不只与现时的输入状态有关，还与原来的输入状态有关。 反馈 两个输入端 或非 或非 两个输出端 逻辑符号 R S Q Q 以Q的状态，作为触发器的状态。 2.1、触发器 重点 若原状态： 输出保持： 0 Q=1 0 1 或非 或非 S R 输入： 1 1 0 Q=0 0 1 或非 或非 S R 若原状态： 输出改变： 输入： 2.1、触发器 基本 R S 触发器 0 0 置Q=0 若原状态： 输出保持： 0 Q=1 1 0 或非 或非 S R 输入： 0 0 1 Q=0 1 0 或非 或非 S R 若原状态： 输出改变： 输入： 2.1、触发器 基本 R S 触发器 0 1 置Q=1 若原状态： 输出保持： 0 Q=1 0 0 或非 或非 S R 输入： 1 1 0 Q=0 0 0 或非 或非 S R 若原状态： 输出改变： 输入： 2.1、触发器 基本 R S 触发器 0 1 当RS同时给出高电平时， 触发器保持原来的数据不变。 记忆 基本RS触发器的真值表 2.1、触发器 基本 R S 触发器 R S 清0 置1 Q 0 0 保持原状态 0 1 0 1 1 0 1 0 1 1 信号错误！Q 端 输出不确定。 置Q=1 存Q=1 置Q=0 存Q=0 记忆 2.1、触发器 触发器分类： 触发方式分类：电位触发、边沿触发、主从触发等方式。 按功能分类：有R-S型、D型、J-K型等功能。 同一功能触发器可以由不同触发方式来实现。 选用触发器时，触发方式是必须考虑的因素。 触发方式？ 1）、电位触发器（电位触发方式） 同步控制信号E为1时，输出Q = 输入D； 同步控制信号E为0时，触发器状态保持不变。 R S 不能同时为低电平，而且R S D 在触发器写入期间应该保持不变，否则产生操作错误。 2.1、触发器 电位触发器：结构简单。用来组成暂存器、锁存器 基本触发器 2.1、触发器 2）、边沿触发器（边沿触发方式） 由三个基本触发器构成。 时钟脉冲CP为约定跳变（正跳变 或 负跳变）时，触发器输入数据。 时钟脉冲CP=1、CP=0，或非约定跳变时，不接收数据。 D触发器：正边沿触发器。 输入信号D在触发脉冲CP的正跳边沿期间被写入触发器， 其它时间D的数据变化和干扰不会被接收。 有很强的抗数据端干扰的能力； 常被用来组成寄存器