第21-1章触发器(简单).pptVIP

时序图 CP K J Q J?Q 保持 T D c d a b CP 输入端 21.1.3 维持阻塞 D 触发器 CP=0时，a、b门被堵，输出保持原态： 0 1 1 保持 D c d a b CP CP=1时，a、b门被打开，输出由D决定： 若D=0 1 0 1 1 0 0 1 D c d a b CP CP=1时，a、b门被打开，输出由D决定： 若D=1 1 1 0 0 1 1 0 D c d a b CP RD SD D C Q 功能表 逻辑符号 * 21.1 双稳态触发器 21.2 寄存器 21.3 计数器 21.4 555定时器及其应用 21.5 应用举例 第21章 触发器和时序逻辑电路 本章要求： 1、掌握基本R-S触发器、钟控R-S触发器、 JK触发器、D触发器的逻辑功能、符号、 出发方式； 2、掌握数码寄存器和移位寄存器的分析和设计； 3、掌握同步和异步计数器的分析； 4、掌握555电路的分析 电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。 时序逻辑电路的特点： 下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。 触发器 触发器输出有两种可能的状态：0、1； 输出状态不只与现时的输入有关，还与原来的输出状态有关； 触发器是有记忆功能的逻辑部件。 按功能分类：R-S触发器、D型触发器、JK触发器、T型等。 21.1 双稳态触发器 特点： 1. 有两个稳定状态“0”态和“1”态； 2. 能根据输入信号将触发器置成“0”或“1”态； 3. 输入信号消失后，被置成的“0”或“1”态能保存 下来，即具有记忆功能。 双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。 a b 反馈 两个输入端 两个输出端 1、基本RS触发器： 21.1.1 R－S 触发器 a b 若原状态： 1 1 0 0 1 0 1 0 输出仍保持： (1) SD=1，RD = 0 a b 若原状态： 0 1 1 1 1 0 1 0 输出变为： 称为复位。 结论： RD=0, SD=1，基本RS触发器复位。 RD称为复位端 若原状态： 1 0 1 0 1 0 1 1 输出变为： a b (2) SD=0，RD = 1 若原状态： 0 0 1 1 0 1 0 1 输出保持： a b 称为置位。 结论： RD=1, SD=0 ，基本RS触发器置位。 SD称为置位端 若原状态： 1 0 1 1 1 0 0 1 输出保持原状态： a b (3) SD=1，RD = 1 若原状态： 0 1 1 1 0 1 1 0 输出保持原状态： a b 结论： RD=1, SD=1，基本RS触发器输出保持不变。 (3) SD=1，RD = 1 0 0 1 1 输出全是1 但当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。则输出状态事先无法确定。 a b (4) SD=0，RD = 0 基本触发器的功能表 复位 置位 输入低电平有效。 即RD =0复位或SD =0置位。 1、触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。 2、在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置一”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。 基本触发器的逻辑符号 RD SD Q 2 钟控RS触发器 c d a b CP 时钟信号 直接置0 或置1 直接置0：任何时刻，只要RD=0,SD=1 触发器输出立即 复位。 直接置1：任何时刻，只要RD=1,SD=0 触发器输出立即 置位。 一般在接同电源时直接置0或直接置1；之后， RD和SD都等于1（即无效电平）。 c d a b CP CP=0时 0 1 1 触发器保持原态 CP=1时 1 c d a b CP RS触发器的功能表 输入高电位有效，即R=1复位或S=1置位。 简化的功能表 Qn+1 ---下一状态（CP过后） Qn ---原状态 在CP=1的情况下 在CP=0时输出状态保持不变。 RD SD R S C Q 逻辑符号 例：画出RS触发器的输出波形 。 CP R S Q Set Reset 使输出全为1 CP撤去后 状态不定 R2 S2 C F从 R1 S1 C F主 CP K J JK触发器的功能最完善，有两个控制端J、K。 R1=K＆Q S1=J ＆Q 21.