flip flp时序逻辑电路-触发器.pptVIP

二、状态图和时序图 (一) 状态图 D 触发器： 0 1 D = 0 D = 1 D = 1 D = 0 JK 触发器: 0 1 J = 0 K = ? J = 1， K = ? J = ? K= 0 J = ? ， K = 1 (二)时序图 D 触发器： 特点：表述了CP 对输入和触发器状态在时间上的对应关系和控制或触发作用。 CP 上升 沿触发 JK 触发器： CP 下降 沿触发 状态图 ? 时序图 [例 4.6.1] 已知 CP、J、K 波形，画输出波形。 假设初始状态为 0。 CP J K 0 1 00/ 01/ 10 / 11 / 01 / 11 / 00/ 10/ 1 0 0 1 1 1 0 0 0 0 Q 0 1 0 0 1 1 * 时序逻辑电路 一、时序电路的特点 1. 逻辑功能特点 电路在任何时刻的输出状态取决于该时刻的输入 状态和原来的电路状态。 I0 I1 In-1 Y0 Y1 Ym-1 组合逻辑 电路 存储电路 (2) 包含记忆性元件(触发器)，具有记忆存储能力 (1) 输出、输入之间反馈延迟电路 2. 电路结构特点 概述 一、基本要求 1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态 1. 现态： 触发器接收输入信号之前的状态。 2. 次态： 触发器接收输入信号之后的状态。 三、分类 1. 按电路结构和工作特点： 基本、同步、主从和边沿。 2. 按逻辑功能分： RS、JK、D 和 T(T? )。 3. 其他： TTL 和 CMOS，分立和集成。 G2 4.1 基本触发器 4.1.1 由与非门组成 一、电路及符号 Q G1 R S Q Q Q R S R S Q = 0 Q = 1 0 态 Q = 1 Q = 0 1 态 二、工作原理 Q = Q “保持” 1 0 0 1 Q = 0 Q = 1 0 态 “置 0”或“复位” (Reset) 0 1 1 0 Q = 1 Q = 0 1 态 “置 1”或“置位” (Set) Q和Q 均为UH R 先撤消： 1 态 S 先撤消： 0 态 信号同时撤消： 状态不定 (随机) 简化波形图 状态翻转过程需要一定的延迟时间, 如 1 ? 0，延迟时间为 tPHL； 0 ? 1， 延迟时间为 tPLH 。 由于实际中翻转延迟时间相对于脉 冲的宽度和周期很小，故可视为0。 Q G1 R S Q 设触发器初始状态为0： Q Q S R Q Q 信号同时撤消,出现不确定状态 信号不同时撤消，状态确定 三、特性表和特性方程 1. 特性表： R S Qn Q n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 0 0 不用 不用 2. 简化特性表 R S Q n+1 0 0 0 1 1 0 1 1 Q n 保持 1 置 1 0 置 0 不用 不允许 3. 特性方程： Q n+1 0 1 1 1 0 0 Q n+1= S + RQ n 约束条件 [例] Q Q 问题：不确定状态 RS直接影响输出 同步触发器： 触发器的工作状态不仅受输入端 (R、S) 控制，而且还受时钟脉冲(CP) 的控制。 CP (Clock Pulse): 等周期、等幅的脉冲串。 基本 RS 触发器： S — 直接置位端； R — 直接复位端。 (不受 CP 控制) 同步触发器： 同步 RS 触发器 同步 D 触发器 4.2 同步触发器 4.2.1 同步 RS 触发器 一、电路组成及工作原理 1. 电路及逻辑符号 Q G1 R S Q G3 R S G2 G4 CP 曾用符号 Q Q R S R S CP CP 国标符号 Q Q R S R S CP C1 2. 工作原理 当 CP = 0 保持 当 CP = 1 与基本 RS 触发器功能相同 特性表： 保持 Q n 0 ? ? ? 保持 置1 置0 不许 0 1 1 1 0 0 不用 不用 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 注 Q n+1 CP R S Q n 特性方程: 约束条件 CP = 1期间有效 二、主要特点 1. 时钟电平控制 CP = 1 期间接受输