12-4-0 第十二章节 数字系统设计基础3.ppt

例二:一个数字系统的数据处理器有2个触发器E和F及1个二进制计数器A，计数器的各个位分别用A4、A3、A2、A1标记，A4为最高位，A1为最低位。启动信号S使计数器A和触发器F清“0”，从下一个时钟脉冲开始，计数器增1，一直到系统停止工作为止。 M1 M0 4 开关B 开关A M(74194) LED DSR CR 5V Q3～Q0 被乘数寄存器M的电路实现 cp 1 数据输入通道 当A=1时,右移由开关B通过DSR端送数。 M1 M0 4 开关B 开关A M(74194) LED DSR CR 5V Q3～Q0 被乘数寄存器M的电路实现 cp 0 当A=0时,保持。 CNT=3 S3 无操作 NOP Qr START 定义 A←SR(A) Q←SR(Ar,Q) CNT←CNT+1 A←A+M A←0,CNT←0 操作 S2 SHIFT S1 ADD 状态变量 控制信号 CLR 状态变量表 操 作 表 乘法器处理器明细表 加法器的实现 B3～ B0 F3～ F0 A3～ A0 4 4 LED CI CO 74283 LED 4 M的输出端 A的输出端 4 CLR A的数据输入端 ADD DFF的输入端 加法器的实现电路 1) 用74283来实现。 2) 被加数A4A3A2A1接被乘数寄存器M输出，加数B4B3B2B1接累加器A输出。输出F4F3F2F1送累加器A的数据端。 3) 由于A在CLR信号到时，需要置0，所以将F4F3F2F1先与CLR相与，再送至A的数据端。 4) 74283的CO输出应送DFF的D端，但送时受ADD信号控制，所以应先与ADD信号相与再送给D。 加法器的实现说明 CNT的操作：增1和同步清零。所以采用四位二进制同步计数器74163来实现 CNT=3 S3 无操作 NOP Qr START 定义 A←SR(A) Q←SR(Ar,Q) CNT←CNT+1 A←A+M A←0,CNT←0 操作 S2 SHIFT S1 ADD 状态变量 控制信号 CLR 状态变量表 操 作 表 乘法器处理器明细表 计数器CNT 的实现 表 12.4.6 74163功能表 保持 ? 0 ? 1 1 保持 ? ? 0 1 1 ↑ ↑ ↑ CP 1 ? ? P 1 0 ? LD 计数 1 1 并入 ? 1 清0 ? 0 功能 T CR CNT=3 S3 无操作 NOP Qr START 定义 A←SR(A) Q←SR(Ar,Q) CNT←CNT+1 A←A+M A←0,CNT←0 操作 S2 SHIFT S1 ADD 状态变量 控制信号 CLR 状态变量表 操 作 表 P=T=SHIFT P T CR LD Q1 Q0 SHIFT 74163 CNT S3 5V 计数器CNT 的实现电路 cp CLR 2、控制器的实现 （1）传统设计方法 该控制器有3个状态T0、T1、T2，所以必须选用2个DFF触发器Q2Q1，设编码分别为00，01，10（标注在ASM图上）。另外有3个输入条件S1S2S3。所以可得乘法器控制器状态转移图为： S1 S2 SHIFT 1 0 0 0 T0 T1 T2 1 10 01 1 00 CLR ADD S3 图12.4.4 乘法器的ASM图 0 0 1 ? ? 0 1 SHIFT 1 0 0 ? ? 0 1 T2 ADD 0 1 ? 1 ? 1 0 0 1 ? 0 ? 1 0 T1 CLR 1 0 ? ? 1 0 0 0 0 ? ? 0 0 0 T0 Q1 Q2 S3 S2 S1 Q1 Q2 输 出 次 态 输 入 现 态 T2 T1 T0 Q1 Q2 S3 S2 S1 Q1 Q2 输 出 次 态 输 入 现 态 S1S2S3/CLR ADD SHIFT T0 T2 0 φ φ/000 T1 1φ φ/100 φ0 φ/000 φ1φ/010 φφ0/001 φφ1/001 表 12.4.7 乘法器状态转移表 0 0 1 ? ? 0 1 SHIFT 1 0 0 ? ? 0 1 T2 ADD 0 1 ? 1 ? 1 0 0 1 ? 0 ? 1 0 T1 CLR 1 0 ? ? 1 0 0 0 0 ? ? 0 0 0 T0 Q1 Q2 S3 S2 S1 Q1 Q2 输 出 次 态 输 入 现 态 SHIFT 1 0 1 0 0 ? ? 0 1 T2 0 0 0 0 1 ? ? 0 1 1 1 0 0 D2 0 0 1 0 D1 ADD 0 1 ? 1 ? 1 0 0 1 ? 0 ? 1 0 T1 CLR 1 0 ? ? 1 0 0 0 0 ? ? 0 0 0 T0 Q1 Q2 S3 S2 S1 Q1 Q2 输 出 次 态