电子钟课程设计探索.doc

电子技术课程设计报告 题 目： 数字时钟仿真设计 学生姓名： 学生学号： 年 级： 2014级 专 业： 电子信息工程 班 级： 一班 指导教师： 吕兆承 电子工程学院制 2016年6月 目 录 1. 1 2．课程设计的思路与任务 1 2.1 课程设计的思路 1 2.2 课程设计的任务 2 3．数字时钟的发展前景及现状 2 4．数字时钟设计方案制定 3 5.数字时钟模块设计 4 5.1 数字时钟秒脉冲的设计 4 5.2 计数器的设计 5 5.3 计时电路的设计 7 5.4 数字电子时钟的设计 8 5.5 校时电路的设计 8 5.6 整点报时 10 5.7 课程总设计图 10 6.设计仿真实现 11 6.1 秒脉冲信号调制仿真 11 6.2 数字钟解调仿真 11 7 总结及体会 12 7.1 课程设计的总结 12 7.2 课程设计的体会 12 参考文献 12 数字时钟仿真设计 学生指导教师：电工程学院 电子信息工程专业 1.引言 2．课程设计的与 2.1 课程设计的 本课程设计主要设计由555定时器构成的秒信号发生器，数字计时电路，校时电路以及整点报时电路组成。其中数字计时电路又分为60进制计数器完成秒和分的计数；24进制计数器完成时的计数，采用译码器将计数器的输出译码后送至七段数码管显示。译码器统一采用74LS160D，计数器为74LS160D与7413N实现六十进制，74LS160D与7412实现二十四进制。校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。整点报时电路需译码电路将整点时间识别出来完成报时。 先设计出脉冲振荡器输入一定频率的脉冲，但是现在不明确是否会出现输入信号无法使电路工作所以，将大致的电路用原理图表示出来，然后通过原理图画出电路，对出现的问题采用进一步的分析以及整改。原理框图如图1 图1 原理框图 2.2 课程设计的 （1）（2）设计一个具有显时、校时、报时的数字电子时钟，能独立完成整个系统的设计。（3）用multisim12.0仿真实现数字时钟的功能。 3．数字时钟的发展前景及现状 现在是一个知识爆炸的新时代。新产品、新技术层出不穷。电子技术的发展更是日新月异，可以毫不夸张地说，电子技术的应用无处不在。电子技术正在不断改变我们的生活，改变着我们的世界。在这快速发展的年代，时间对于人们来说是越来越宝贵，在快节奏的生活时，人们往往忘记了时间。一旦遇到了重要的事情而忘记了时间，这将会带来很大的损失。因此我们需要一个定时系统来提醒这些忙碌的人。数字化钟表带给人极大的方便。 4． 数字时钟设计方案制定 针通过555定时器为电路输入1HZ的脉冲。而在计数器方面，分别为60进制计数器与24进制计数器。在60进制的设计中，统一采用74LS160D反馈置数法实现十进制与六进制的功能，采用六进制与十进制串联，而74LS160D的输出端（0110六进制端）通过7413N与非门引到CLR端则实现清零作用，另一输出端（1001十进制端）通过与非门与load端相连可实现清零。在分与秒的进位中,用秒计数器的Load端接分计数器的CLK端控制时钟脉冲。脉冲在上升沿来时计数器开始计数。时计数器可由两个十进制计数器串接并通过反馈接成二十四进制计数器。秒信号经过秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位，十位的计时输出信号，然后送至显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”的计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS160来实现时间计数单元的计数功能。 由alldatesheet可得74ls160d的引脚图如图2所示： 图2 74ls160引脚图 5设计 5.1 数字时钟秒脉冲的设计 振荡器可由晶振组成。也可由555与组成多谐振荡器。由555定时器得到的脉冲，功能主要是产生标准脉冲信号和提供功能扩展电路所需要的信号。集成定时器555电路是一种数字、模拟混合型的中规模集成电路，输入信号自引脚6和引脚2输入，输出信号至引脚3输出。引脚4是复位端，当其为0，555输出低电平，平时4