哈工大威海计算机学院 计算机组成原理课件 第5章节 存储系统.ppt

线选法的特点 a.译码结构简单，速度快，，但器材用量大（n根地址线需2n套驱动器），当容量较大时，导致成本太高，仅适合于高速小容量存储器。 b. 并行输入/输出（数据I/O）按多位（字节）组织 重合法的特点 a. 与线选法相比大大减少了译码输出线根数，则器材用量也大大减少，有效地降低了存储器的成本，适用于大容量存储芯片 b. 数据位I/O――按位组织 三种刷新定时方式的特点： 集中刷新：正常工作期间DRAM可达全效率，但刷新期间CPU不能访存（例中为16μs），形成访存“死区”。分散刷新：消除了访存死区，但使CPU访存周期延长一倍（例中 =1μs）。另外，存在多余的刷新操作。集中与分散相结合：结合集中、分散刷新的优点，既克服了死时间，又没有多余的刷新操作，DRAM工作效率达到最高，是一种理想的刷新方式，得到广泛应用。但这种方式控制较复杂，需要较多的存储器外围电路支持（刷新地址计数器、刷新定时器、访存仲裁逻辑等）。 5.5 高速缓冲存储器 一、概述 1.问题的提出 1）Cache的内容与主存之间的映象关系 二、地址映像和变换 地址映象：为了把信息放到Cache中,必须应用某种函数把主存地址映象到Cache,称作地址映象. 例5.5：设主存的容量是256KB，Cache的容量是2KB，每个块的大小为16B 问主存和Cache各有多少个块？ 主存和Cache地址各有多少位？ 主存中第135块在直接映象方式下映象到Cache的哪一块？ 直接映象方式下，主存地址分为哪几段，每段各有多少位？ 解：①主存 256K/16=256*1024/16=16384块 Cache 2K/16=128块 ②主存 log2256K=18,所以主存地址有18位 Cache log22K=11，所以cache地址有11位 ③ j=i mod 2c＝135mod128=7 ④主存地址格式： 块内地址＝log216＝4 位 Cache字块地址＝log2128＝7位 主存字块标记＝主存地址长度-cache地址长度＝18-11＝7位 字块 字块地址 主存字 块标记 Cache 内地址 7 7 4 2. 全相联映像 主存 中的 任一块 可以映象到 缓存 中的 任一块 字块2m－1 字块2c－1 字块1 字块0 … … 字块2c－1 字块1 字块0 … 标记 标记 标记 主存字块标记 字块内地 址 主存地址 m = t + c 位 b位 m = t+c Cache 存储 器 主存储 器 字块0 ① 主存共有2m个块，此2m个块均可以映射到Cache中的任一块。 故 Cache “标记”位应为m位； ② 标记位为：m = t + c位，访问Cache时需与全部Cache块的标记进行比较，查找时间长。 优点：更灵活,Cache利用率高,命中率高。 特点: 缺点：硬件电路复杂，成本高，实际中较少使用。 例5.1 设CPU有16根地址线，8根数据线，并用 作为访存信号（低电平有效），用 作为读/写控制信号（高电平为读，低电平为写）。现在有下列存储芯片：1K × 4位RAM；4K ×8位RAM；8K × 8位RAM；2K × 8位ROM；4K × 8位ROM；8K × 8位ROM及74LS138译码器和各种门电路，画出CPU与存储器的连接图，要求： （1）主存地址空间分配： 6000H~67FFH为系统程序区； 6800H~6BFFH为用户程序区。 （2） 合理选用上述存储芯片，说明各选几片？ （3） 详细画出存储芯片的片选逻辑图。 MREQ WR 例5.1 解: (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8位 1K×8位 RAM 2片1K×4位 ROM 1片 2K×8位 (3) 分配地址线 A10~ A0 接 2K × 8位 ROM 的地址线 A9 ~ A0 接