上海大学 八位串行密码锁的设计.docVIP

电子技术课程设计报告 —— 八位串行密码锁的设计 一、设计目的 电子密码锁是一种通过密码输入电路或是芯片工作，从而达到控制开关闭和，完成开、电子电子密码锁性能与安全性已经大大超过了机械锁。主要： ，编码量多，大于弹子锁成功率几乎为零。 ，可以防止密码被盗 误码输入保护，多次错误后，可自行报警。 ，一学即会。 码功能，可以输入任意码。 功能 等等 本次课程设计的目标要求是： 电子锁，： 开锁密码为八位串行二进制码 开锁输入码设定密码一致，锁被打开不一致时，。 复位，所有的数据用数码管显示出来。 、框图 密码锁的总体要求得到如下的设计框图： 单稳态触发器由组成，可以产生通过开的闭合可以得到我们所需要的脉冲。 的向串行输入密码。 LS85构成的来预置和比较密码。 由92组成的计数器来记录已输入密码的个数。 由组成，用来实现周期为脉冲信号配合计时。 由两片的来限制输入密码的时间。 、各原理 定时器555是一种多功能集成电路，只要在外部接上几个电阻电容，就可以组成施密特触发器、单稳态触发器和多谐振荡器。定时器555内部结构框图、符号图和功能表如下。 555定时器有二个比较器1和2，有一个RS触发器，R和S高电平有效。三极管VT1对清零起跟随作用，起缓冲作用。三极管VT2是放电管，将对外电路的元件提供放电通路。比较器的输入端有一个由三个5kW电阻组成的分压器，由此可以获得 和 两个分压值，一般称为阈值。555定时器的1脚是接地端GND，2脚是低触发端TL，3脚是输出端OUT，4脚是清除端Rd，5脚是电压控制端CV，6脚是高触发端TH，7脚是放电端DIS，8脚是电源端VCC。 2、移位寄存器74LS164 移位寄存器除了具有寄存数码的功能外，还具有移位功能，即在移位脉冲作用下，能够把寄存器中的数依次向右或向左移。它是一个同步时序逻辑电路,根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种；根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构、串行输入端A和B、8个输出端。 从其功能表可以看出，只要，移存器无条件清 0。只有当，CP上升沿到达时，电路才可能按设置的方式执行移位或置数操作：=11时，=01或AB=10时移入0。 数据比较4LS85 在一些数字系统当中经常要求比较两个数值的大小。为完成这一功能所设计的各种逻辑电路统称为数值比较器。例如，A.B是两个4位二进制数A3A2A1A0和B3B2B1B0,进行比较的话，应该首先比较高位的A3和B3，如果A3＞B3,那么不管其他几位数码各为何值，肯定A＞B．反之，若A3＜B3，则不管其他几位数码为何值，肯定A＜B。如果A3﹦B3，必要通过比较下一位数A2和B2的大小来判断A和B的大小了。依此类推，肯定能比较出结果来。 74LS85是集成4位比较器，它还有级联输入端，通过级联输入端可以连接成8位、16位或更高位数的比较器。由其功能表可以看出，该比较器判断顺序为从高位到低位，若它们都相等，就判断级联信号。 计数器4LS192 74LS192是十进制同步加／减法计数器，采用8421BCD码编码，具有直接清零、异步清零功能。由功能表可以看出，当 =1，CR=0，CPD=1时，如果有时钟脉冲加到CPU端，则计数器在预置数的基础上进行加法计数，当计到9（1001）时， 端输出进位下降沿跳变脉冲；当 =1，CR=0，CPU=1时，如果有时钟脉冲加到CPD端，则计数器在预置数的基础上进行减法计数，当计到0（0000）时， 端输出借位下降沿跳变脉冲。 四、各单元电路的设计与调试 1、单稳态触发器（模块1） 单稳态触发器有几个重要特点，分别是： 1）.有稳态跟暂稳态两个工作状态。 2）.能在脉冲作用下，从稳态翻转到暂稳态，并维持一点时间后自动返回稳态。 3）.暂稳态的时间与脉冲无关，取决于电路本身。 上图为一个单稳态触发器，开关闭合一次，即可产生脉冲，即可通过开关的闭合来产生所需的脉冲。 、移位寄存器）端接在模块1单稳态触发器的输出端口处，通过选择开关S1，S2的接通情况和脉冲信号触发达到向电路输入密码的功能。在本设计中可如下图： 计数器） 即每次都会置零所示： 4、数据比较器（模块4） 由两个74LS85芯片组成的8位数据比较器，对于总体电路来说这是一个译码电路，U3的B0.B1.B2.B3接口接低电平，端口A＜B.A﹦B.A＞B也分别接在U2的端口A＜B.A﹦B.A＞B上。U2的A﹦B.B0.B1三个端口接高电平，端口A＜B. A＞B.B2.B3接低电平，即初始设定的密码是0000 0011，U2.U3的输入端口A0.A1.A2.A3分别接移位寄存器的8个输出端口，当