VHDL程序设计教程(5.1)山东大学 曾繁泰.pptVIP

[例5-8]默认配置方法举例（1） * 山东大学 曾繁泰 * LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; ENTITY counter IS PORT(load,clear,clk: IN std_logic; Data_in : IN INTEGER; Data_out: OUT INTEGER); END counter; ARCHITECTURE count_255 OF counter IS BEGIN P1: PROCESS(clk) VARIABLE count: INTEGER := 0; BEGIN IF clear=1THEN --清零操作 count :=0; ELSIF load =1THEN --加载操作 count:= data_in; ELSE IF (clk EVENT) AND (clk =1) THEN IF (count = 255) THEN --计数满，清零 count:= 0; ELSE count:= count + 1--计数器+1操作 END IF; END IF; END IF; [例5-8]默认配置方法举例（2） * 山东大学 曾繁泰 * data_out = count; --计数器的值输出 END PROCESS P1; END count_255; ARCHITECTURE count_64k OF counter IS --16位计数器，计数范围64K。 BEGIN P2: PROCESS(clk) VARIABLE count : INTEGER:= 0; BEGIN IF clear =1THEN --清零操作 count := 0; ELSIF load =1 THEN --加载操作 count := data_in; ELSE IF (clk EVENT) AND (clk =1) AND (clk‘ LAST_VALUE =’0‘) THEN IF (count = 65535) THEN --计数满清零 Count := 0; ELSE count := count + 1; --计数器+1操作 END IF; END IF; END IF; Data_out = count; --计数输出 END PROCESS P2; END count_64k; CONFIGURATION small_count OF counter IS --计数器counter，默认配置是通过 --同名元件count_255，实现小计数器配置。 FOR count_255 END FOR; END small_count; CONFIGURATION big_count OF counter IS --计数器counter，第二次默认配置 FOR count_64K -- 是结构体count_64k END FOR; END big_count; [例5-8]程序分析 * 山东大学 曾繁泰 * 通过本段程序分析可知，在结构体中设计了两个计数器，一个八位，一个十六位。利用配置语句CONFIGURATION，选择同名结构体，实现对设计的配置，构建不同的计数器。 5.3.2 块配置 * 山东大学 曾繁泰 * 在配置语句中，需要指明元件所在的块，块配置在结构体和元件之间分出一个层次。若对某个含有块语句的结构体进行元件配置时，必须指明是对哪一个块的配置。 在VHDL程序设计中，结构体中若有块语句，在块中又含有元件时，块配置语句的书写格式为： FOR 块名 {USE 语句；} {元件配置；} … END FOR； [例5-9]块配置方法（1） * 山东大学 曾繁泰 * LIBRARY IEEE; USE IEEE.std_logic_1164.ALL； ENTITY cpu IS PORT( clock ： IN std_logic； addr：OU