时基集成电路基本工作模式.docVIP

555时基集成电路基本工作模式 图1-1 555时基电路内部电路功能框图 表1-1 555时基集成电路的真值表 图1-4 556双时基集成电路管脚示意图 555时基电路应用十分广泛，用它可以很容易地组成各式性能稳定的高、低频振荡器、单稳态触发器、双稳态RS触发器及各种电子开关电路等，但无论其电路如何变化，其基本工作模式不外乎于单稳态、双稳态、无稳态及定时4种基本工作模式。 单稳态工作模式 单稳态工作模式是指电路只有一个稳定状态，在稳定状态时，555时基电路处于复位态，即输出端3脚输出低电平。当电路受到低电平触发时，555电路翻转置位进入暂稳态，在暂稳态时间内，3脚输出高电平，经过一段延迟（或称定时）后，电路能自动返回稳定态，暂稳态时间通常简称为暂态时间。 单稳态工作模式电路如图1-5所示。图中，定时电阻Rt、定时电容Ct决定电路的暂态时间。平时电路处于稳定态，555时基电路复位，输出端3脚输出低电平，此时7脚也为低电平，所以定时电容Ct无法通过定时电阻Rt充电。 图1-5 单稳态工作模式 如果在输入端输出一负脉冲触发信号Vi，使555触发端2脚获得一个小于VDD/3的低电平触发信号，由上节图1-1工作原理及表1-1真值表的逻辑关系，可知555时基电路置位，输出端3脚跳变为高电平，电路即翻转进入暂态；同时555内部放电晶体管截止，7脚被悬空（即虚高），解除对定时电容Ct的封锁，正电源VDD便通过定时电阻Rt向电容Ct充电，使Ct两端电压即阈值端6脚电平不断升高，当升至2VDD/3时，由表1-1真值表可知，555时基电路复位，3脚与7脚恢复低电平，暂态结束，电路翻回稳态。此时Ct储存电荷经7脚通过555内部的放电晶体管对低放电，为电路下次触发翻转作准备。 电路暂态时间t，即3脚输出高电平的脉宽是由Ct上电压从零充电至2VDD/3所需的时间，即满足下式： ΔV = VDD = VDD ( 1-e ) 由此可解得暂态时间t为 t = - Rt Ct ln ( 1/3 ) ≈ 1.1 Rt Ct 可见，单稳态电路的暂态时间，即电路的延迟（定时）时间，亦即555时基集成块3脚输出高电平的时间只与电路的定时电阻Rt、定时电容Ct的数值有关，而与电源电压VDD的绝对值无关，所以用此电路构成的定时器，其定时精度不会因电源电压波动而受到任何影响。 如果在电容C2两端并联一只固定电阻器R5，即在555时基电路的控制端5脚与地之间跨接一只电阻R5时，此R5将与555内部分压电阻相并联（参见图1-1），将会减小阈值端6脚的翻转电平，即小于2VDD/3，从而使单稳态电路的暂态时间t减小。对于双极型555时基电路而言，当R5在1~1000 kΩ变化时，暂态时间t变化范围为 t ≈ （ 0.2 ~ 1.1）Rt Ct 当R5 = 70 kΩ时，则Rt Ct的系数为1，即 t = Rt Ct 。 若加了R5后，5脚的电压为V5，此时单稳态电路的暂态时间可由下式求得，即 t = - Rt Ct ln ( 1 – V5/VDD ) 图1-5中R1与C1构成微分电路，其作用是将触发脉冲变成脉宽约1μs的窄脉冲去触发555的2脚（下降沿起作用），这样可避免上升沿造成的误触发。 双稳态工作模式 双稳态工作模式是指电路有两个稳定状态，即置位态（3脚输出高电平）和复位态（3脚输出低电平），其基本电路如图1-6所示，它无需任何外围元件（电容C也可省略）。 图1-6 双稳态工作模式 该电路实质上是一个RS触发器，S为置位端，当输入脉冲电平低于VDD/3时，555置位，3脚输出高电平；R为复位端，当输入脉冲高于2VDD/3时，555复位，3脚输出低电平。如果R端与S端输入电平发生矛盾时，S端优先于R端。 无稳态工作模式 无稳态工作模式是指电路没有固定的稳态状态，555时基电路处于置位与复位反复交替的状态，即输出端3交替输出高电平与低电平，输出波形为近似矩形波。由于矩形波的高次谐波十分丰富，所以无稳态工作模式又称为自激多谐波振荡器。 无稳态工作模式的基本电路如图1-7所示。电路初次通电时，因电容C1两端电压不能突变，555的2脚为低电平，从表1-1可知，555时基电路置位，即3脚输出高电平，内部放电晶体管截止，7脚被悬空，此时正电源VDD通过电阻R1、R2向电容C1充电，使C1两端电压不断升高，约经时间t1，C1两端电压即阈值端（6脚）电平升至2VDD/3，从表1-1可知，555时基电路翻转复位，3脚输出低电平，同时内部放电晶体管导通，7脚也为低电平，此时电容C1储存电荷将通过R2向7脚放电，使C1两端电压即555的触发端2脚电平不断下降，约经t2时间，电压降至VDD/3时，555时基电路又翻转置位，3脚又输出高电平，7脚再次被悬