ch4.1-4.2锁存器和触发器.pptVIP

3.具有异步置位、复位端的维持阻塞D触发器 不管CP=0还是1，触发器置1态。 不管CP=0还是1，触发器置0态。 4.2.2 维持阻塞D触发器 CP Q Q 边沿触发器只有CP的上升沿或下降沿瞬间才能接受控制输入信号，改变状态，因此在一个时钟脉冲下，触发器最多只能翻转一次，从根本上杜绝了空翻的现象。 例：一上升沿触发的D触发器，设初态为1，试在给定CP、D下，画出Q和Q波形。 4.2.2 维持阻塞D触发器 1.电路结构和逻辑符号 4.2.3 利用传输延迟的JK触发器 G3、G4的传输延迟时间大于SR锁存器的翻转时间 两个与或非门的输入输出端交叉连接，构成基本SR锁存器 2.工作原理分析 （1）当CP=0时，触发器维持原状态不变 CP=0时，门G3、G4、G12、G22全部被封锁。 不管J、K如何变化，触发器维持原状态不变。 0 1 1 0 0 4.2.3 利用传输延迟的JK触发器 （2）CP=1时，触发器维持与CP=0时相同的状态 4.2.3 利用传输延迟的JK触发器 （3）CP由1变0时，触发器接收J、K信号翻转 结论：在CP下降沿接收输入信号， 。 4.2.3 利用传输延迟的JK触发器 例：传输延迟JK触发器，给定CP、J、K的波形如下，试画出相应的输出 Q 和 Q 波形。设初始状态为0。 Q Q 4.2.3 利用传输延迟的JK触发器 什么是上升沿触发和下降沿触发？它跟锁存器的电平触发有何区别？ 触发器小结 上升沿触发和下降沿触发在逻辑符号上有什么特点？ 后面的内容将更多地关注触发器的功能和触发方式。而对触发器的电路结构 如果维持阻塞D触发器的输入信号刚好在CP脉冲的上升沿发生改变是否允许？如不允许，对输入信号有什么要求？ 思考题 4.2.4触发器的动态参数 Q Q 建立时间（Setup Time）——tSU 数据信号D在时钟信号CP上升沿到来之前应稳定的最小时间。 保持时间（Hold Time）——tH 数据信号D在时钟信号CP上升沿过去以后应稳定的最小时间。 时钟信号和触发器输出之间的延迟时间——tpHL 和tpLH 时钟信号的上升沿至输出端建立新的稳定状态所产生的延迟时间。 4.2.4 触发器的动态参数 ? 状态图 4.2.5 触发器的功能描述 1. SR触发器功能描述 × 1 1 1 0 1 1 0 × 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 0 0 1 0 0 0 0 R S R S ? SR触发器特性方程 ?特性表 ? 状态图 ? 特性表 2. D触发器功能描述 D Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1 ? 特性方程 4.2.5 触发器的功能描述 ? 状态图 0 1 状态 0 状态 1 ? 特性表 J K Qn Qn+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 例：在同步工作条件下，JK触发器的现态Qn=0，要求Qn+1=0， 则应使 。 （1）J=1,K=0 （2）J=0，K=×（3）J=×，K= 0 （4）J=K=1 保持不变 置0 置1 取反 3. JK触发器功能描述 ? 特性方程 4.2.5 触发器的功能描述 如果将JK触发器的J、K端连接在一起，并将输入端命名为T，就得到T ＇触发器。 当T触发器的输入端固定地接高电平时，就得到T＇触发器 4. T触发器和T＇触发器功能描述 4.2.5 触发器的功能描述 ? 状态图 ? T触发器特性表 ? T触发器特性方程 0 1 1 1 1 0 1 0 1 0 0 0 T T ? T ＇触发器特性方程 4.2.5 触发器的功能描述 目前生产的时钟控制触发器定型产品中只有JK触发器和D型触发器。其它功能的触发器可由这两种触发器转化而成。 ? JK、D 触发器转化为 T′触发器 4.2.6 触发器的功能转换 ? 将 JK 转换成 D 4.2.6 触发器的功能转换 ? 将 D 触发器转换为 T 4.2.6 触发器的功能转换 小 结 锁存器和触发器是构成各种时序逻辑电路的基础，它和门电路一样，是数字系统中的基本逻辑单元电路，它与门电路的最主要区别是具有记忆功能，可以存储1位二值信号。 锁存器是对时钟信号电平敏感的电路。基本SR锁存器由输入信号电平直接控制其状态