DSP 第二章 TMS320VC33的结构.pdf

第二章 TMS320VC33处理器结构 主要内容： （1）TMS320VC33芯片概述 （2 ） TMS320VC33命名规则 （3 ） 引脚说明 （4 ） 总线结构 （5 ） 中央处理单元 （6 ） 存储器组织 2.1 TMS320VC33芯片概述 TMS320VC33是TI公司于2001年推出的TMS320系列的第三代处理器的升 级产品，支持32位的浮点运算DSP，144引脚的LQFP封装，是目前在国内外使 用最为广泛的浮点DSP芯片之一。其主要型号有： VC33—120 ： 17ns单周期指令执行时间， 60MIPS （每秒钟执行六百万条指令, 60 Million Instructions Per Second ） 120MFLOPS （每秒中执行120百万次浮点运算, 120 Million Floating-Point Operations Per Second ） VC33—150 ： 13ns单周期指令执行时间， 75MIPS （每秒钟执行六百万条指令）， 150MFLOPS （每秒中执行150百万次浮点运算） 主要性能如下： （1）低功耗，一般小于200mW，供电电压I/O接口3.3V ，内核1.8V ； （2 ）32位高性能CPU，整数可用16位短整型或32位长整型表示，浮点数 可用32位单精度或40位扩展精度表示； （3 ）片内有34K ×32位RAM，共分为4块，其中16K和1K各2块，每个 RAM块在单周期内都可以访问2次。当程序量不是很大时，用户不必外部 扩展存储器，对于用户来说，这不仅使用方便，而且节省了开销； （4 ）程序总线、地址总线和DMA总线分开，允许并行取指、读写数据及 DMA操作；指令和数据字长为32位，地址宽度为24位，总的寻址空间为 16M×32位。程序、数据及I/O都包含在这16M×32位的地址空间内； （5 ）CPU结构中有有一个硬件乘法器和一个算术逻辑单元ALU ，乘法器执行24位 整数或32位浮点数的单周期乘法，在一个周期内可以完成一次乘法和一次加法运 算；ALU在单周期内对32位整数、32位逻辑或40位浮点数执行操作，ALU 的结果总 是保持32位的整数或40位的浮点数的格式； （6 ）有8个扩展精度寄存器，可存储32位的整数或40位的浮点数，8个辅助 寄存器和2个辅助寄存器运算单元，在单周期内产生两个地址； （7 ）有一个32位的桶形移位器，在单周期内向左或向右移位32位； （8 ）有可与CPU并行操作的片内DMA控制器，DMA控制器可以读写存储 器中的任何单元而不会影响CPU的工作。因此VC33可以与慢速的外部存储 器或外部设备接口，而不会降低CPU的执行速度。 （9 ）有1个全双工串行口，可编程为32位、24位、16位和8位字长，有固定 和可变速率两种工作模式，每种模式可设置为爆发、连续和标准三种工作状 态； （10）有两个32位的硬件定时器； （11）内置5倍频锁相环时钟电路，可实现采用低频的外部时钟源片内获得 高速的工作周期； （12）采用程序自引导方式，将存储在外部的8位、16位或32位低速ROM 中的程序加载到DSP内部的32K高速RAM中指定的任何位置，实现高速运 行； （13）有符合IEEE 1149.1标准的片内仿真和测试JTAG端口。 2.1 TI公司的DSP命名 T M S 320 C 240 P Q (L) 前缀 温度范围（缺省为0°C~70°C） TM X =实验设备（experimental device） L= 0°C~70°C TMP =原型设备（prototype device） A= -40°C~85°C TMS =合格设