原创力文档- 1、本文档共63页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
XILINX_ISE_14设计教程
传统数字系统设计流程
设计目标
人工给出真值表
人工化简卡诺图
得到最简表达式
人工使用LSI 电路实现
系统调试和验证
现代数字系统设计流程 entity lab1 is
port(a,b,c : in std_logic;
y : out std_logic);
end lab1;
设计目标
architecture rtl of lab1 is
begin
y=a or (c and b);
设计输入 end rtl;
计
功能级仿真
算
机 逻辑综合
自
综合后仿真
动
完
转换(Translate) 转换(Translate)
成 FPGA设计实现
CPLD设计
映射(Map) CLB CLB
布局和布线(PAR) 适配(Fit)
CLB CLB
时序收敛
时序仿真
设计下载
配置文件加载后，用
示波器、逻辑分析
仪、软件程序观察 系统调试与验证
ISE13.1集成开发环境介绍
--主界面介绍
工作区子窗口
源文件窗口
处理子窗口
脚本子窗口
基于VHDL语言的ISE设计流程
--一个数字系统的设计原理
外部50MHz时钟 1Hz时钟
分频器生成电路 3位的计数器
送给三个灯显示计数的值
基于VHDL语言的ISE设计流程
--设计内容
使用ISE13.1完成一个数字
文档评论（0）