纳米风险可控程序在军事应用上优势.docVIP

40纳米风险可控程序在军事应用上的优势 芯片制造技术在发展过程中每一个技术节点上都面临着极大的挑战。以前，摩尔定律预言业界对需求有稳步增长，总是会有买家购买密度越来越高的FPGA，因此，可以逐步克服这些挑战。军事设计人员根据设计任务中数字逻辑性能（以及价格敏感程度）的关键程度，而采用高密度逻辑元件以减小体积、重量和功率消耗，他们既是设计的“早期使用者”又是“追随者”，在整个设计周期中都可以发现他们的身影。 随着芯片制造技术向尺寸更小的新工艺技术节点迈进，制造商和数字设计人员都需要做出有一定风险的决定。厂商要保证在合适的时间以合适的价格启动下一个工艺节点，而设计人员需要的是功能和性能的提高，能够抵消复杂的设计技术和芯片交付进度所带来的风险。这些要求促使Altera加速开发40-nm芯片，在2009年年初为军事用户提供密度更高、速度更快的收发器技术。军事用户可以放心的是，在制造设计和产品上已经采用了标准风险管理技术。由于在40-nm FPGA的风险和机会问题上与军事客户及时沟通，Altera帮助数字设计人员有效的衡量如何在国防电子领域采用大容量与高功率效益元件。 军事用户需求 FPGA军事用户有各种各样的设计需求，但主要集中在其当前设计FPGA的特性上（参见图1）。密度极高的FPGA主要应用领域是雷达和电子战，以及保密通信中的大容量波形处理。这类系统越来越多的采用了数字升频和降频、采样、快速傅立叶变换（FFT）、脉冲压缩和滤波功能，单芯片系统（SoC）解决方案支持分辨率更高的多个传感器通道，从而提高了现有传感器的辨别能力。 图1 军事客户需求的高层分析 位于系统核心的FPGA 目前，Altera公司Stratix IV 系列中的FPGA晶体管密度（可用晶体管）和处理器以及DRAM 处于同一水平上。图2所示为处理器、内存和可编程逻辑晶体管密度的增长曲线。 图2 FPGA随摩尔定律的发展 随着这些复杂元件的出现，可以通过FPGA设计实现算法更复杂、元件数量更少、更灵活的系统。这种灵活性源自大量的设计投入和验证。 产品历史 今天的军事应用主要使用130-nm、90-nm和65-nm工艺技术节点制造的FPGA。Altera等厂商每一代FPGA产品除了符合摩尔定律的发展，而且还帮助军事用户在功率消耗管理、专用数字信号处理（DSP）逻辑和嵌入式内存等方面发挥了优势。嵌入式软式核心处理器和整合微处理器为设计人员在元件整合上提供了更多、更灵活的选择。 而Altera和竞争对手在每一个芯片开发节点发布FPGA 产品时的主要竞争表现，在于率先实现高密度逻辑的投产上，然后是推出具有高速序列收发器的FPGA型号元件。然而，这种产品发布齐头并进的形势在65-nm和40-nm工艺节点上发生了战略性转移，Stratix IV GX FPGA是最先具有收发器功能的元件。 过渡到40 nm的机遇 台积电（TSMC）为Altera提供的65 nm FPGA测试芯片在设计和工艺技术上获得了相当的成功。逻辑模块和收发器设计都成功通过了测试，可以放心进行生产，促使该公司充满信心地从65-nm架构过渡到 40 nm。早期40-nm工艺技术的Stratix IV 测试芯片同样获得了成功。 Altera和台积电并没有满足于65-nm产品的成功，而是看到了加速过渡到40-nm元件的机会，将工程资源集中在尽早为军事客户提供40-nm收发器元件上。由此，进一步推进军用设计，在收发器技术节点上增强风险管理。表1列出了Stratix IV 40-nm元件在国防系统中的优势。 表1 Altera Stratix IV 40-nm FPGA元件的技术优势 改进 优势 高速680K逻辑单元 在一个芯片中，整合更多的功能到更大的设计之中 灵活的功率消耗设置 控制性能和功率消耗达到平衡 高达1360个18 x 18乘法器 密度更高的信号处理 高达22.4Mbits内存 使用更少的芯片外资源 高达48个收发器，速率高达8.5Gbps 大大提高了芯片内 / 外频宽 高达16个全局时钟，88个本地时钟 更灵活的时钟管理 过渡到40 nm的风险 过渡到新技术节点有机会和优势，但是也要综合考虑所遇到的风险。军用系统 FPGA设计人员可能遇到的风险包括大容量Stratix IV元件的及时交付（最初交付和全面量产）、新元件的制造缺陷、价格不确定性，以及设计复杂度和元件利用率等。还需要重点考虑的是在以前技术节点所设计的专用硅知识产权（SIP）的使用（或者最佳化）问题。只有对这些风险进行研究和管理才能充满信心地采用40-nm Stratix IV元件进行设计。 机会和风险管理 40-nm制造技术利用了65-nm架构的所有优点，二者在同一平台上进行开